[發明專利]采用銅互連的集成電路封裝結構及其制作方法

在審

• 申請號: 202010420839.6
• 申請日: 2020-05-18
• 公開（公告）號: CN111564416A
• 公開（公告）日: 2020-08-21
• 發明（設計）人: 李宗亞;吳新;王成遷
• 申請（專利權）人: 無錫中微高科電子有限公司;中國電子科技集團公司第五十八研究所
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/535;H01L23/48;H01L23/50;H01L21/56
• 代理公司: 無錫市大為專利商標事務所(普通合伙) 32104
• 代理人: 殷紅梅

本申請涉及集成電路封裝技術領域，具體涉及采用銅互連的集成電路封裝結構及其制作方法。該封裝結構包括：布線基體，所述布線基體中設有若干個間隔分布的銅互連結構；每個所述銅互連結構包括引出端和連接端，所述引出端外露于所述布線基體的下表面；集成電路芯片，所述集成電路芯片設于所述布線基體中，所述布線基體的連接端連接所述集成電路芯片的IO端，使得所述IO端和所述引出端之間通過所述銅互連結構形成電通路。采用銅互連的集成電路封裝結構及其制作方法，能夠解決現有技術中封裝產業鏈分散以及可靠性較低等問題，并縮短整個封裝制程的加工周期。

技術領域

本申請涉及集成電路封裝技術領域，具體涉及一種采用銅互連的集成電路封裝結構，和采用銅互連的集成電路封裝結構制作方法。

背景技術

集成電路塑料封裝按芯片載體的材料特性可分為兩大類，其中一類為框架類塑封，包括：晶體管外形（Transistor Out-line，TO）封裝；貼片封裝（Small Out-linePackage，SOP），小外形晶體管（Small Out-line Transist，SOT）封裝，雙列直插封裝（DualIn-line Package，DIP），方型扁平式封裝（Quad Flat Package ，QFP）等，另一類為基板類封裝，包括柵格陣列封裝（Land Grid Array，LGA），塑料球柵陣列封裝（Plastic Ball GridArray Package，PBGA)等。

在相關技術中，無論是框架類封裝還是基板類封裝，芯片與載板之間的電互聯都是通過鍵合焊線（Wire Bond，W/B）或倒裝（Flip chip，FC）的方式來實現，封裝過程較為復雜，生產效率較低。

發明內容

本申請提供一種采用銅互連的集成電路封裝結構及其制作方法，能夠解決現有技術中封裝過程較為復雜，生產效率較低的問題。

作為本申請的第一方面，提供一種采用銅互連的集成電路封裝結構，該封裝結構包括：

布線基體，所述布線基體中設有若干個間隔分布的銅互連結構；每個所述銅互連結構包括引出端和連接端，所述引出端外露于所述布線基體的下表面；

集成電路芯片，所述集成電路芯片設于所述布線基體中，所述布線基體的連接端連接所述集成電路芯片的IO端，使得所述IO端和所述引出端之間通過所述銅互連結構形成電通路。

可選地，所述引出端為互連焊盤，所述互連焊盤外露于所述布線基體的下表面。

可選地，每個所述銅互連結構包括至少一個互連銅柱。

可選地，所述銅互連結構包括多個互連銅柱，相鄰兩個所述互連銅柱之間通過互連銅帶連接。

可選地，所述布線基體包括多個從下至上依次層疊的互連層；

所述銅互連結構的多個互連銅柱設于對應的互連層中，且從下至上依次層疊連接。

可選地，所述連接端為橋連銅帶，所述橋連銅帶連接所述集成電路芯片的IO端。

作為本申請的第二方面，提供一種采用銅互連的集成電路封裝結構制作方法，該制作方法包括以下步驟：

提供臨時載板，在所述臨時載板上生長形成金屬種子層；

在所述金屬種子層上形成若干個間隔底層銅互連結構，通過基體介質塑封所述底層銅互連結構，形成基底層；

確定集成電路芯片設置區域，在位于所述集成電路芯片設置區域周圍的底層銅互連結構上制作上層銅互連結構，使得所述上層銅互連結構和對應的底層銅互連結構之間形成電通路；

在所述集成電路芯片設置區域上設置集成電路芯片；