[發(fā)明專利]半導體結(jié)構(gòu)及其制備方法

在審

• 申請?zhí)枺?/td>: 202010419289.6
• 申請日: 2020-05-18
• 公開（公告）號: CN112310218A
• 公開（公告）日: 2021-02-02
• 發(fā)明（設(shè)計）人: 林昌杰
• 申請（專利權(quán)）人: 南亞科技股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L27/108;H01L21/8242
• 代理公司: 隆天知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 韓旭;黃艷

1.一種半導體結(jié)構(gòu)，包括：

一基底，具有一圖案密集區(qū)以及一圖案稀疏區(qū)；

一第一漏極應力源，設(shè)置在該圖案密集區(qū)中；

一第一源極應力源，設(shè)置在該圖案密集區(qū)中；

一埋入式柵極結(jié)構(gòu)，設(shè)置在該圖案密集區(qū)中，并位在該第一漏極應力源與該第一源極應力源之間；

一第二漏極應力源，設(shè)置在該圖案稀疏區(qū)中；

一第二源極應力源，設(shè)置在該圖案稀疏區(qū)中；以及

一平面柵極結(jié)構(gòu)，設(shè)置在該圖案稀疏區(qū)中，并位在該第二漏極應力源與該第二源極應力源之間。

2.如權(quán)利要求1所述的半導體結(jié)構(gòu)，其中該基底包含硅，而該第一漏極應力源與該第一源極應力源包含硅鍺，且該第二漏極應力源與該第二源極應力源包含硅鍺。

3.如權(quán)利要求1所述的半導體結(jié)構(gòu)，還包括一位元線，連接該第一漏極應力源。

4.如權(quán)利要求3所述的半導體結(jié)構(gòu)，還包括一位元線接觸點，設(shè)置在該第一漏極應力源與該位元線之間。

5.如權(quán)利要求1所述的半導體結(jié)構(gòu)，還包括一存儲電容，連接該第一源極應力源。

6.如權(quán)利要求5所述的半導體結(jié)構(gòu)，還包括一存儲節(jié)點接觸點，設(shè)置在該存儲電容與該第一源極應力源之間。

7.如權(quán)利要求1所述的半導體結(jié)構(gòu)，其中該第一漏極應力源包括一第一漏極層、一第二漏極層以及一第三漏極層，而該第一源極應力源包括一第一源極層、一第二源極層以及一第三源極層。

8.如權(quán)利要求1所述的半導體結(jié)構(gòu)，其中該第二漏極應力源包括一第一漏極層、一第二漏極層以及一第三漏極層，而該第二源極應力源包括一第一源極層、一第二源極層以及一第三源極層。

9.如權(quán)利要求1所述的半導體結(jié)構(gòu)，其中該埋入式柵極結(jié)構(gòu)包括一柵極電極、一柵極介電層以及一柵極密封物，該柵極介電層位在該柵極電極與該基底之間，該柵極密封物位在該柵極電極上方。

10.如權(quán)利要求1所述的半導體結(jié)構(gòu)，其中該平面柵極結(jié)構(gòu)包括一柵極電極、一柵極介電層以及一氧化層，該柵極介電層位在該柵極電極與該基底之間，該氧化層位在該柵極電極上方。

11.一種半導體結(jié)構(gòu)的制備方法，其步驟包括：

提供一基底，該基底具有一圖案密集區(qū)以及一圖案稀疏區(qū)；

在該圖案密集區(qū)中形成一柵極溝槽；

在該柵極溝槽中形成一埋入式柵極結(jié)構(gòu)，且在該圖案稀疏區(qū)中形成一平面柵極結(jié)構(gòu)；

在該圖案密集區(qū)中形成一第一漏極凹處以及一第一源極凹處，并在該圖案稀疏區(qū)中形成一第二漏極凹處以及一第二源極凹處；以及

在該圖案密集區(qū)中的該第一漏極凹處與該第一源極凹處分別形成一第一漏極應力源與一第一源極應力源，且在該圖案稀疏區(qū)中的該第二漏極凹處與該第二源極凹處分別形成一第二漏極應力源與一第二源極應力源。

12.如權(quán)利要求11所述的半導體結(jié)構(gòu)的制備方法，其中形成該埋入式柵極結(jié)構(gòu)的該步驟包括：

在該柵極溝槽中形成一柵極介電層；

在該柵極溝槽中與該柵極介電層上形成一柵極電極；以及

在該柵極電極上形成一柵極密封物。

13.如權(quán)利要求11所述的半導體結(jié)構(gòu)的制備方法，其中在該基底中形成該柵極溝槽的該步驟包括能選擇的蝕刻。

14.如權(quán)利要求11所述的半導體結(jié)構(gòu)的制備方法，其中形成該漏極應力源與該源極應力源的該步驟包括：

形成一第一含硅層；

形成一第二含硅層；以及

形成一第三含硅層。