[發明專利]三維半導體裝置及其制造方法

在審

• 申請號: 202010418871.0
• 申請日: 2020-05-18
• 公開（公告）號: CN112018126A
• 公開（公告）日: 2020-12-01
• 發明（設計）人: 崔恩榮;金亨俊;李洙衡;趙容錫
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11582
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 張曉;韓芳

提供了一種三維半導體裝置及其制造方法，所述三維半導體裝置包括順序地堆疊在基底上的多個第一柵電極、位于所述多個第一柵電極上的第二柵電極、延伸穿過第二柵電極的一部分和所述多個第一柵電極的第一溝道結構、位于第一溝道結構的側壁上并且其上表面位于比第一溝道結構的頂端高的水平處的掩埋絕緣圖案、延伸穿過第二柵電極的剩余部分的第二溝道結構以及位于第二溝道結構的側壁上的掩埋導電圖案，第二溝道結構連接到第一溝道結構。

本申請要求于2019年5月31日在韓國知識產權局提交的第10-2019-0064724號韓國專利申請的優先權，該韓國專利申請的公開內容通過引用完全包含于此。

技術領域

本公開的示例實施例涉及三維半導體裝置及其制造方法。

背景技術

雖然電子裝置的體積變得越來越小，但是電子裝置需要進行大量的數據處理。用在這樣的電子裝置中的半導體裝置應該高度集成。為了提供高度集成的半導體裝置，可能期望具有三維(例如，豎直)晶體管而不是平面晶體管的三維半導體裝置。

發明內容

根據發明構思的一些示例實施例，一種三維半導體裝置可以包括：基底；多個第一柵電極，順序地堆疊在基底上；第二柵電極，位于多個第一柵電極上；第一溝道結構，延伸穿過第二柵電極的一部分和多個第一柵電極；掩埋絕緣圖案，設置在第一溝道結構的側壁上并具有在比第一溝道結構的頂端高的水平處的上表面；第二溝道結構，延伸穿過第二柵電極的剩余部分并連接到第一溝道結構；以及掩埋導電圖案，位于第二溝道結構的側壁上。

根據發明構思的一些示例實施例，一種三維半導體裝置可以包括：基底；多個第一柵電極，順序地堆疊在基底上；第二柵電極，包括順序地堆疊在多個第一柵電極上的下柵電極和上柵電極；第一溝道結構，延伸穿過下柵電極的一部分和多個第一柵電極；掩埋絕緣圖案，設置在第一溝道結構的側壁上并具有位于比第一溝道結構的頂端高的水平處的上表面；第二溝道結構，延伸穿過第二柵電極的剩余部分并連接到第一溝道結構；以及掩埋導電圖案，位于第二溝道結構的側壁上，掩埋導電圖案與掩埋絕緣圖案分隔開。

根據發明構思的一些示例實施例，一種三維半導體裝置可以包括：基底；堆疊結構，包括堆疊在基底上的多個第一柵電極、位于多個第一柵電極上的至少一個第二柵電極以及穿過多個第一柵電極和至少一個第二柵電極的溝道孔；第一溝道結構，設置在溝道孔的內側壁上并在與基底的上表面平行的水平方向上與至少一個第二柵電極的第一部分和多個第一柵電極疊置；第一掩埋絕緣圖案，位于溝道孔中并位于第一溝道結構的側壁上，第一掩埋絕緣圖案具有在比第一溝道結構的頂端高的水平處的上表面；第二溝道結構，設置在溝道孔的內側壁上并位于第一溝道結構的頂端上，并且包括在水平方向上與至少一個第二柵電極的第二部分疊置的溝道層和位于第一掩埋絕緣圖案的上表面上的中間水平層；第二掩埋絕緣圖案，位于溝道孔中并位于第二溝道結構的中間水平層和第二溝道結構的溝道層的側壁上；以及掩埋導電圖案，位于溝道孔中并位于第二掩埋絕緣圖案和第二溝道結構的溝道層的側壁上。

根據發明構思的一些示例實施例，一種制造三維半導體裝置的方法可以包括：形成包括交替地堆疊在基底上的絕緣層和犧牲層的結構；形成穿過所述結構的溝道孔；在溝道孔的內側壁上形成第一溝道結構；在溝道孔中并且在第一溝道結構上形成掩埋絕緣圖案；使掩埋絕緣圖案的上表面凹進；去除第一溝道結構的一部分，使得第一溝道結構的頂端凹進得比掩埋絕緣圖案的凹進上表面低；在溝道孔的內側壁上并且在第一溝道結構的凹進頂端和掩埋絕緣圖案的凹進上表面上形成第二溝道結構；以及在溝道孔中并且在第二溝道結構上形成掩埋導電圖案。

附圖說明

圖1是根據發明構思的示例實施例的三維半導體裝置的存儲器單元陣列的等效電路圖。

圖2是示出根據發明構思的示例實施例的三維半導體裝置的示意性透視圖。

圖3A是圖2的部分“A”的放大剖視圖。

圖3B是示出圖3A的豎直結構的透明透視圖。