[發明專利]三維半導體裝置及其制造方法

在審

• 申請號: 202010418871.0
• 申請日: 2020-05-18
• 公開（公告）號: CN112018126A
• 公開（公告）日: 2020-12-01
• 發明（設計）人: 崔恩榮;金亨俊;李洙衡;趙容錫
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11582
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 張曉;韓芳

1.一種三維半導體裝置，所述三維半導體裝置包括：

基底；

多個第一柵電極，順序地堆疊在所述基底上；

第二柵電極，位于所述多個第一柵電極上；

第一溝道結構，延伸穿過所述第二柵電極的一部分和所述多個第一柵電極；

掩埋絕緣圖案，位于所述第一溝道結構的側壁上，所述掩埋絕緣圖案具有在比所述第一溝道結構的頂端高的水平處的上表面；

第二溝道結構，延伸穿過所述第二柵電極的剩余部分，所述第二溝道結構連接到所述第一溝道結構；以及

掩埋導電圖案，位于所述第二溝道結構的側壁上。

2.根據權利要求1所述的三維半導體裝置，其中，所述第一溝道結構包括未摻雜的半導體材料，并且

所述第二溝道結構包括摻雜的半導體材料。

3.根據權利要求1所述的三維半導體裝置，其中，所述第二溝道結構包括具有比所述第一溝道結構的材料的帶隙小的帶隙的半導體材料。

4.根據權利要求1所述的三維半導體裝置，其中，所述掩埋導電圖案包括摻雜的半導體材料。

5.根據權利要求1所述的三維半導體裝置，其中，所述第二溝道結構包括位于所述掩埋絕緣圖案的所述上表面上的中間水平層。

6.根據權利要求5所述的三維半導體裝置，所述三維半導體裝置還包括位于所述中間水平層與所述掩埋導電圖案之間的附加掩埋絕緣圖案，

其中，所述掩埋導電圖案包括摻雜的半導體材料。

7.根據權利要求1所述的三維半導體裝置，其中，所述掩埋絕緣圖案的所述上表面位于與所述第二柵電極的上表面相同或比所述第二柵電極的上表面高的水平處。

8.根據權利要求1所述的三維半導體裝置，其中，所述第二柵電極包括多個第二柵電極。

9.根據權利要求8所述的三維半導體裝置，其中，所述第一溝道結構的所述頂端位于比所述多個第二柵電極中的最下面的第二柵電極的下表面高且比所述多個第二柵電極中的最上面的第二柵電極的上表面低的水平處。

10.根據權利要求8所述的三維半導體裝置，其中，所述第一溝道結構延伸穿過所述多個第二柵電極中的與所述多個第一柵電極中的最上面的第一柵電極相鄰的一些第二柵電極，并且所述第二溝道結構延伸穿過所述多個第二柵電極中的剩余部分。

11.根據權利要求8所述的三維半導體裝置，其中，所述掩埋絕緣圖案的所述上表面位于比所述多個第二柵電極中的最上面的第二柵電極的上表面低的水平處。

12.一種三維半導體裝置，所述三維半導體裝置包括：

基底；

多個第一柵電極，順序地堆疊在所述基底上；

第二柵電極，包括順序地堆疊在所述多個第一柵電極上的下柵電極和上柵電極；

第一溝道結構，延伸穿過所述下柵電極的一部分和所述多個第一柵電極；

掩埋絕緣圖案，位于所述第一溝道結構的側壁上，所述掩埋絕緣圖案具有在比所述第一溝道結構的頂端高的水平處的上表面；

第二溝道結構，延伸穿過所述第二柵電極的剩余部分，所述第二溝道結構連接到所述第一溝道結構；以及

掩埋導電圖案，位于所述第二溝道結構的側壁上，所述掩埋導電圖案與所述掩埋絕緣圖案分隔開。

13.根據權利要求12所述的三維半導體裝置，其中，所述第一溝道結構的所述頂端位于比所述下柵電極的下表面高且比所述上柵電極的上表面低的水平處。

14.根據權利要求13所述的三維半導體裝置，其中，所述第一溝道結構的所述頂端位于比所述下柵電極的上表面高且比所述上柵電極的下表面低的水平處。