[發明專利]RRAM阻變結構的形成方法

有效

• 申請號: 202010413713.6
• 申請日: 2020-05-15
• 公開（公告）號: CN111799372B
• 公開（公告）日: 2023-03-24
• 發明（設計）人: 徐靈芝;張志剛
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H10N70/20
• 分類號: H10N70/20;H10B63/00
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供了一種RRAM阻變結構的形成方法，包括：提供一半導體基底；在所述半導體基底上形成下電極；在所述下電極上使用α相的Ta形成第一鉭層，在所述第一鉭層上使用β相的Ta形成第二鉭層；氧化處理所述第一鉭層和所述第二鉭層形成鉭氧化物層；在所述鉭氧化物層上依次形成阻擋層和上電極。在本發明中，形成鉭氧化物層的鉭，分兩步形成，兩步形成的鉭的材質不一致，即先以α相的Ta形成第一鉭層，再以β相的Ta形成第二鉭層，可以很容易地控制鉭氧化成鉭氧化物層的過程和程度，形成效果更好的鉭氧化物層。

技術領域

本發明涉及半導體技術領域，尤其是涉及一種RRAM阻變結構的形成方法。

背景技術

隨邏輯工藝的進一步微縮，特別是進入40nm工藝節點后，傳統的EEPROM (電可擦可編程只讀存儲器)或NOR FLASH(非易失閃存)與以HKMG(high-k 絕緣層+金屬柵極工百藝)和FinFET(鰭式場效應晶體管)為代表的先進邏輯工 藝的集成難度進一步增大，其高昂的制造成本以及退化的器件性能無法為實際 應用所接受，微縮化遇到瓶頸，使得國際上對NOR flash的研發長期停留在了 55nm節點；另一方面，嵌入式應用對于功耗非常敏感，傳統的嵌入式Flash擦 寫電壓高達10V以上，且不能隨工藝節點的微縮而降低，需要有額外的高壓電 路模塊，因此限制了其在低功耗場合的應用。

阻變存儲器(RRAM，Resistive Random-Access Memory)是一種新型的存儲 技術，具有簡單的上下兩端結構，其工作機理是，根據施加在金屬氧化物上的 電壓不同，使得材料的電阻在高阻態和低阻態之間發生相應變化并且這個變化 是可逆的，從而開啟或者阻斷電流的通道，用來存儲數據。并且阻變存儲器是 一種記憶電阻，其可以在關掉電源之后，仍然記憶電荷，同時傳輸數據又很快。 而在結構上，它還具有可微縮性好，易三維堆疊等特點，因此，國際半導體技 術路線圖指出，阻變存儲器是最具商業化潛力的新型存儲技術之一，同時被認 為是電路的第四種元件。

阻變存儲器的關鍵結構為阻變結構，阻變結構其中的一層工藝結構層通常 采用TaOx作為阻變材料。而形成TaOx工藝在現有技術中通常采用三種方式， 第一種方式直接采用PVD(物理氣相沉積)方式進行TaOx薄膜沉積；第二種 方式，先通過PVD(物理氣相沉積)方式進行Ta的沉積，再通過CVD(化學 氣相沉積)方式通過N2O方式對Ta進行氧化；第三種方式是先采用PVD(物 理氣相沉積)方式進行Ta的沉積，再通過CVD(化學氣相沉積)的方式通過O2的進行氧化，但是這三種方式都是在氧化過程中使用的是同一個單一的氧化 條件，而TaOx的X取值不定，TaOx也具有多層，所以采用單一的氧化條件會 存在對TaOx的氧化程度難以控制的情況，例如，可能出現過氧化或者氧化不夠 的情況。

發明內容

本發明的目的在于提供一種RRAM阻變結構的形成方法，容易控制RRAM 阻變結構中的鉭氧化物層的氧化程度。

為了達到上述目的，本發明提供了一種RRAM阻變結構的形成方法，包括：

提供一半導體基底；

在所述半導體基底上形成下電極；

在所述下電極上使用α相的Ta形成第一鉭層，在所述第一鉭層上使用β相 的Ta形成第二鉭層；

氧化處理所述第一鉭層和所述第二鉭層形成鉭氧化物層；

在所述鉭氧化物層上依次形成阻擋層和上電極。

可選的，在所述的RRAM阻變結構的形成方法中，所述半導體基底包括金 屬層和通孔層。

可選的，在所述的RRAM阻變結構的形成方法中，形成所述下電極的方法 包括：在所述半導體基底上形成介質層；刻蝕所述介質層露出所述半導體基底 表面以形成凹槽；在所述凹槽內填充氮化鈦；研磨所述氮化鈦使得表面平整形 成所述下電極。