[發明專利]一種芯片物理防護電路及方法

在審

• 申請號: 202010411068.4
• 申請日: 2020-05-15
• 公開（公告）號: CN113204803A
• 公開（公告）日: 2021-08-03
• 發明（設計）人: 盧君明;洪享
• 申請（專利權）人: 上海堅芯電子科技有限公司
• 主分類號: G06F21/75
• 分類號: G06F21/75
• 代理公司: 上海知信徽申專利代理事務所(普通合伙) 31428
• 代理人: 褚相武

本發明公開了一種芯片物理防護電路及方法，電路中N個移位寄存器形成串聯結構；每個移位寄存器的Q端均連接一個反向器和一條頂層金屬網線；每個異或門的輸入連接反向器的輸出和一條頂層金屬網線的輸出，異或門的輸出連接與門的輸入；每個異或非門的輸入連接一條頂層金屬網線的輸出、反向器的輸出和芯片關鍵工作信號；與門將N個異或門的輸出相與后輸入總鎖存器的D端。本發明同一級的頂層金屬網線和其輸入信號的反進行異或，避免攻擊者在每個異或門的輸入端進行電路修補，導致檢測失效；每一級頂層金屬網線、其輸入信號反與芯片內部工作信號進行異或非運算，避免被非法竊取正常數據。

技術領域

本發明屬于電子電路領域，具體涉及一種芯片物理防護電路及方法。

背景技術

隨著與個人信息相關電子產品的日益廣泛應用，針對存儲個人信息、隱私、密碼等數據的芯片的安全設計技術逐步受到重視。由于芯片內的數據存儲必須依賴與內部的物理介質，而針對這些芯片存儲介質的一些物理攻擊技術，也逐漸被一些非法攻擊者掌握，使得芯片的安全性受到嚴重挑戰。

目前一種有效的攻擊方式是侵入式攻擊：攻擊者使用激光技術或者聚焦離子束(FIB:Focused Ion Beam)等方法和技術，將芯片的內部信號暴露到表面，使用探針技術，將信號引到接收設備上，然后攻擊者就可以讀取內部機密信息，或者將修改的數據注入芯片。

為了防止上述物理攻擊，芯片設計廠商提出了版圖保護電路的概念，即在有效電路的版圖金屬層次上，再增加一層防護層金屬(Shield)和相關版圖保護電路，該防護層的信號線受到持續的監控，一旦該信號被破壞，芯片會自動開啟報警電路，實行電路自我毀壞，防止非法操控數據。

圖1所示的是一個常用的版圖保護電路結構，以8條頂層金屬網線15結構為例，數據經8個鎖存器1的Q端輸出，如果某條頂層金屬網線15受到破壞，則該網線對應通路上的鎖存異或門2會輸出“1”，經過或門3，校驗位寄存器4的D端和Q端出現“1”信號，設計者常用該校驗位寄存器4的Q信號來復位芯片，保護內部信息不被非法竊取。

由于芯片逆向技術的發展，以及攻擊手段和技術的的進一步提升和更新，針對安全芯片的物理攻擊技術的逐漸被非法攻擊者掌握，使得這種版圖保護電路的安全性受到嚴重挑戰。針對圖1這種版圖保護電路結構，攻擊者在分析清楚電路結構后，可以使用先進的激光技術或者FIB技術，進行實時修補電路，使版圖保護電路失去保護功能，此后攻擊者就可以隨心所欲的將需要的芯片內部信號進行操控。圖1所示的版圖保護電路，攻擊者只要采用先進FIB技術，將校驗位寄存器4的D端或Q端，固定接到“0”上，則可以任意對頂層金屬網線15進行破壞，而不影響到版圖保護電路的校驗位最終結果。

發明內容

鑒于以上存在的技術問題，本發明提供了一種適用于芯片的物理防護，避免非法攻擊者采用簡單的FIB技術，以較低的代價對芯片進行破壞，實現真正的對芯片防物理攻擊。

采用如下的技術方案：

一種芯片物理防護單元，包括N個移位寄存器、N個反向器、N個異或門、N個異或非門、M個與門和總鎖存器，其中，

前一個移位寄存器的Q端與下一個移位寄存器的D端連接，N個移位寄存器形成串聯結構，排在首位的移位寄存器的D端輸入數據；每個移位寄存器的Q端均連接一個反向器和一條頂層金屬網線；每個異或門的輸入連接反向器的輸出和一條頂層金屬網線的輸出，異或門的輸出連接與門的輸入；每個異或非門的輸入連接一條頂層金屬網線的輸出、反向器的輸出和芯片關鍵工作信號，記為Ksig_i[i]，i＝0～N-1，異或非門的輸出記為Ksig_o[i]，i＝0～N-1；所述與門將N個異或門的輸出相與后輸入所述總鎖存器的D端，記為Check_D，總鎖存器的Q端記為Check_Q。

優選地，輸入不同異或門的頂層金屬網線處于不同級電路。

優選地，所述頂層金屬網線為亂序布線。

優選地，所述與門的輸出與總鎖存器的D端采用底層金屬連線。