[發(fā)明專利]接觸孔的刻蝕方法及接觸孔刻蝕結構

在審

• 申請?zhí)枺?/td>: 202010401268.1
• 申請日: 2020-05-13
• 公開（公告）號: CN111653476A
• 公開（公告）日: 2020-09-11
• 發(fā)明（設計）人: 劉俊
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/311
• 分類號: H01L21/311;H01L21/768;H01L23/528
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 欒美潔

本發(fā)明公開了一種接觸孔的刻蝕方法，包括：在半導體襯底上形成主要成分為二氧化硅的層間膜；采用光刻工藝定義出多晶硅柵上接觸孔和有源區(qū)上接觸孔的形成區(qū)域；采用二氧化硅對多晶硅高刻蝕選擇比的刻蝕工藝對所述層間膜進行第一次刻蝕直至多晶硅柵的頂面露出停止；采用多晶硅對二氧化硅高刻蝕選擇比的刻蝕工藝進行第二次刻蝕，對所述多晶硅柵進行設定深度的刻蝕；采用二氧化硅對多晶硅高刻蝕選擇比的刻蝕工藝對所述層間膜進行第三次刻蝕直至有源區(qū)的頂面露出停止。本發(fā)明還公開接觸孔刻蝕結構。本發(fā)明加大對多晶硅的刻蝕量，使接觸孔與多晶硅的接觸面積增大，從而顯著降低接觸孔與多晶硅柵的接觸電阻，保證器件的多晶硅柵的電阻及整個電路的性能。

技術領域

本發(fā)明涉及半導體集成電路制造領域，特別涉及一種接觸孔的刻蝕方法及接觸孔刻蝕結構。

背景技術

半導體集成電路集成于同一晶圓(wafer)即半導體襯底如硅襯底上，晶圓上的集成電路的器件的各摻雜區(qū)需要通過接觸孔和金屬層引出，接觸孔和金屬層組成金屬互聯(lián)結構。

在半導體制造工藝中，硅接觸孔刻蝕主要形成兩種結構，一種是多晶硅柵上的的接觸孔，一種是有源區(qū)(形成于電子型/空穴型重摻雜硅襯底)上的接觸孔。有些工藝在接觸孔形成以前沒有在有源區(qū)形成硅化物，如圖1所示為硅接觸孔刻蝕結構的器件截面示意圖，接觸孔的刻蝕包括如下步驟：

步驟1，在半導體襯底101上形成層間膜104，所述層間膜104的主要成分為二氧化硅。

所述半導體襯底101為硅襯底，在所述半導體襯底101表面上形成有集成電路。所述集成電路的器件包括需要引出電極的有源區(qū)102、多晶硅柵103。所述集成電路的器件的需要引出電極的有源區(qū)102包括源區(qū)或漏區(qū)。

其中，多晶硅柵103的高度典型值為2000埃，層間膜104的高度典型值為7000埃。

步驟2，采用光刻工藝定義出多晶硅上接觸孔105的形成區(qū)域和有源區(qū)上接觸孔106的形成區(qū)域。

步驟3，采用二氧化硅對多晶硅高刻蝕選擇比的刻蝕工藝對所述層間膜104進行刻蝕，通過一步刻蝕到底形成多晶硅柵上接觸孔105和有源區(qū)上接觸孔106。

當多晶硅柵103表面露出后，由于刻蝕過程采用的是二氧化硅對硅高刻蝕選擇比，所以多晶硅柵上接觸孔105形成后不會對多晶硅柵103進行刻蝕，但是仍然會繼續(xù)對有源區(qū)102上的層間膜104進行刻蝕最終刻蝕到有源區(qū)102表面露出。

圖1所示形成的硅接觸孔刻蝕結構中，接觸孔與多晶硅柵之間的接觸電阻比較大，進而會影響到整個多晶硅柵的電阻及器件的性能。由于多晶硅柵的電阻是集成電路芯片的重要電參數(shù)之一，因此降低多晶硅柵的電阻可以使得整個電路的表現(xiàn)更加穩(wěn)定。

發(fā)明內容

本發(fā)明要解決的技術問題是提供一種接觸孔的刻蝕方法，可以解決現(xiàn)有的一步刻蝕到底同時形成多晶硅柵上的接觸孔和有源區(qū)上的接觸孔的工藝帶來的接觸孔與多晶硅柵之間接觸電阻大而影響整個電路性能的問題。本發(fā)明還提供一種接觸孔刻蝕結構。

為了解決上述技術問題，本發(fā)明提供的接觸孔的刻蝕方法，包括如下步驟：

步驟S1，在半導體襯底上形成層間膜，所述層間膜的主要成分為二氧化硅；

步驟S2，采用光刻工藝定義出多晶硅柵上接觸孔的形成區(qū)域和有源區(qū)上接觸孔的形成區(qū)域；

步驟S3，采用二氧化硅對多晶硅高刻蝕選擇比的刻蝕工藝對所述層間膜進行第一次刻蝕直至多晶硅柵的頂面露出停止；

步驟S4，采用多晶硅對二氧化硅高刻蝕選擇比的刻蝕工藝進行第二次刻蝕，對所述多晶硅柵進行設定深度的刻蝕；

步驟S5，采用二氧化硅對多晶硅高刻蝕選擇比的刻蝕工藝對所述層間膜進行第三次刻蝕直至有源區(qū)的頂面露出停止。