[發明專利]一種MCU外接芯片的時分復用ADIO硬件實現方法

在審

• 申請號: 202010375645.9
• 申請日: 2020-05-07
• 公開（公告）號: CN111914498A
• 公開（公告）日: 2020-11-10
• 發明（設計）人: 王憶文;任睿捷;何旭東;李南希
• 申請（專利權）人: 電子科技大學
• 主分類號: G06F30/32
• 分類號: G06F30/32
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明屬于集成電路領域，具體設計一種基于與MCU交互的存儲式芯片時分復用的ADIO的電路結構。本發明公開了一種基于MCU外接存儲芯片的時分復用總線硬件電路結構，包括：16位數據地址總線；用于傳輸芯片與MCU交互的數據地址信息，譯碼模塊；用于接收MCU傳輸至芯片內部的控制信號以及指令，同時產生內部控制使能信號，主存儲模塊；用于存放MCU運算過程中產生并需要存儲的數據，從存儲模塊；用于存放MCU所使用過程中所需的程序，便于MCU讀取，數據保護模塊；用于輸出存儲模塊處于編程狀態下的狀態判斷位。本發明能夠提供一種簡化了的MCU外接存儲芯片的總線設計思路，使用時分復用的方法減少了芯片的管腳，縮小了芯片面積，并具備一定的可擴展性，同時在許多MCU外接存儲芯片中都具有可重用性的特點。

技術領域

本發明屬于集成電路領域，具體涉及一種基于MCU外接接口存儲芯片的時分復用ADIO硬件電路架構設計。

背景技術

在集成電路設計領域，芯片主要成本由設計成本與制造成本構成，而在其中決定制造成本的最根本因素就是芯片面積，芯片面積越小，制造的成本就會下降很多，因此為了降低芯片的面積，復用技術在芯片設計中不失為一種良好的方法。

微控制器，又稱為MCU，隨著需求的不斷增大，MCU的結構與功能也逐漸復雜，其外圍電路也變得龐大了起來，為了減少外圍電路的規模，需要有一款針對于MCU外接存儲的芯片，該芯片具有存儲模塊，可以用于存放MCU啟動程序與運算過程中間數據，從而減少外圍存儲芯片的使用，同時方便與其他芯片進行交互。

MCU通常采用的是時分復用的地址數據總線，為了能夠更好的與MCU相連接，該MCU外接接口芯片也應當采用時分復用的地址數據總線，因此設計一款適用于MCU外接接口芯片的時分復用的數據地址總線，實現與MCU相連后能夠實現MCU對本芯片的正常讀寫功能就變得十分重要。

發明內容

本發明的目的在于提供一種可用于MCU外接存儲芯片時分復用總線的實現方法，該方法具有提高電路性能和高可重用性的特點，本發明的技術方案如下：

各個模塊的輸出接口需要其他模塊提供的信號線有：mmemory_en，smemory_en，這兩條信號線分別為使能主存儲模塊與從存儲模塊，由譯碼模塊提供，且同一時間只能有一條使能信號為高電平使能。RD_req，該信號由譯碼模塊提供，作為MCU的讀請求信號線。memory_busy，該信號由數據保護模塊提供，作為任意存儲模塊處于擦或寫狀態的繁忙判斷狀態。ALE，該信號由MCU提供給本芯片，作為數據輸入鎖存的使能信號。

在兩個存儲模塊中分別設計判斷本存儲模塊處于繁忙狀態的判斷信號mmemory_busy，smemory_busy，這兩個使能信號分別當主存儲模塊或從存儲模塊處于繁忙狀態時為高電平，在memory_busy信號變為低電平時即變為低電平，這一步的設定是為避免若出現主存儲模塊或從存儲模塊處于繁忙狀態時讀取另外一塊存儲模塊，轉化狀態時會將處于繁忙狀態的存儲模塊的使能信號變為低電平，導致無法判斷哪一個存儲模塊處于繁忙狀態而做的判斷。

芯片得到寫入命令后，即ALE信號變為高電平，經過譯碼模塊后將數據寫入相應的存儲模塊中。芯片得到讀數據命令時將會經過如下判斷步驟如圖1所示：若無存儲模塊繁忙，則直接進行讀操作，若存儲模塊繁忙，先進行判斷是否為需要進行讀取相應存儲模塊處于繁忙，若是則輸出數據保護模塊中的數據，若否則輸出相應模塊中的數據。

在本發明的實施實例中，數據保護模塊輸出情景主要由以下進行判斷，其一為主存儲模塊繁忙有效，讀請求有效且主存儲模塊使能有效；其二為從存儲模塊繁忙有效，讀請求有效且從存儲模塊使能有效。

在本發明的實施實例中，主存儲模塊輸出由以下使能信號線控制，主存儲模塊繁忙無效且讀請求有效，主存儲模塊使能有效。

在本發明的實施實例中，從存儲模塊輸出由以下使能信號線控制，從存儲模塊繁忙無效且讀請求有效，從存儲模塊使能有效。