[發明專利]一種MCU外接芯片的時分復用ADIO硬件實現方法

在審

• 申請號: 202010375645.9
• 申請日: 2020-05-07
• 公開（公告）號: CN111914498A
• 公開（公告）日: 2020-11-10
• 發明（設計）人: 王憶文;任睿捷;何旭東;李南希
• 申請（專利權）人: 電子科技大學
• 主分類號: G06F30/32
• 分類號: G06F30/32
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于可作為MCU外接存儲式芯片的時分復用ADIO電路結構，其特征在于構建了適用于MCU外接接口存儲芯片的一種時分復用的地址數據總線結構，所述的時分復用結構包括：16位數據地址復用總線；用于傳輸芯片與MCU交互的數據地址信息，譯碼模塊；用于接收MCU傳輸過來的控制信號以及指令，同時產生內部控制使能信號，主存儲模塊；用于存放MCU運算過程中產生并需要存儲的數據，從存儲模塊；用于存放MCU所使用過程中所需的程序，便于MCU讀取，數據保護模塊；用于輸出存儲模塊處于編程狀態下的狀態判斷位；以及各個模塊連接至總線的輸入輸出接口。

2.如權力要求1所述的一種MCU外接接口存儲芯片時分復用ADIO電路結構，其特征在于，所述的16位地址數據總線作為整體存儲芯片的唯一總線，將同時傳輸數據與地址，所述總線同時連接譯碼模塊，主存儲模塊、從存儲模塊、數據保護模塊，該總線將MCU發送的數據傳輸進譯碼模塊，并將主存儲模塊、從存儲模塊以及數據保護模塊所需發送進MCU的數據傳輸至MCU中。

3.如權力要求1所述的一種MCU外接接口存儲芯片時分復用ADIO電路結構，其特征在于，所述的譯碼模塊通過16位數據地址總線獲得MCU的請求數據，并產生相應使能主存儲模塊信號mmemory_en，使能從存儲模塊信號smemory_en，讀使能請求RD_req，存儲模塊需求信號擦除使能請求erase_en，寫入使能請求wr_en以及存儲模塊需寫入的數據。

4.如權利要求1所述的一種MCU外接接口存儲芯片時分復用ADIO電路結構，其特征在于，數據保護模塊、主存儲模塊及從存儲模塊有輸出接口連接至總線，在任意存儲模塊處于編程狀態下或者擦除狀態下時，該狀態下的存儲模塊稱為繁忙狀態，數據保護模塊中的memory_busy信號線將會變為高有效狀態。

5.如權利要求2、3、4所述的一種MCU外接接口存儲芯片時分復用ADIO電路結構，其特征在于，輸入數據經過譯碼模塊的輸入接口進入芯片，輸出數據由數據保護模塊、主存儲模塊及從存儲模塊的輸出接口電路共同控制達到如下控制目標：

(1).存儲模塊若均不處于繁忙狀態，則直接輸出對應存儲模塊中的數據；

(2).若存儲模塊處于繁忙狀態，則進行下述判斷：若需讀取的數據為處于繁忙狀態的存儲模塊中的數據，則主、從存儲模塊輸出端口不使能，并將數據保護模塊中的輸出使能并輸出狀態位判斷；若需讀取的數據為不處于繁忙狀態的存儲模塊，則將對應存儲模塊的輸出端口使能并輸出相應數據，其余模塊輸出端口不使能。