[發(fā)明專利]串行總線通信系統(tǒng)及通信方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202010367630.8
• 申請(qǐng)日: 2020-04-30
• 公開（公告）號(hào): CN111510633B
• 公開（公告）日: 2021-04-13
• 發(fā)明（設(shè)計(jì)）人: 黃良;胡長虹;韓誠山;薛旭成;孫銘;賈平
• 申請(qǐng)（專利權(quán)）人: 中國科學(xué)院長春光學(xué)精密機(jī)械與物理研究所
• 主分類號(hào): H04N5/232
• 分類號(hào): H04N5/232;H04N5/14
• 代理公司: 深圳市科進(jìn)知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44316
• 代理人: 曹衛(wèi)良

本發(fā)明公開一種串行總線通信系統(tǒng)及通信方法，其中的方法包括：S1、相機(jī)控制器主FPGA與相機(jī)控制器備FPGA同時(shí)向相機(jī)配電器FPGA發(fā)送信號(hào)；S2、相機(jī)配電器FPGA的數(shù)據(jù)收發(fā)模塊接收識(shí)別兩路信號(hào)，并選擇一路作為有效信號(hào)發(fā)送至相機(jī)配電器FPGA的數(shù)據(jù)處理模塊、與該相機(jī)配電器FPGA對(duì)應(yīng)的CCD的左半焦面處理FPGA和右半焦面處理FPGA；S3、數(shù)據(jù)處理模塊、左半焦面處理FPGA和右半焦面處理FPGA分別對(duì)接收到的有效信號(hào)進(jìn)行處理，并將返回信號(hào)發(fā)送至相機(jī)配電器FPGA的與邏輯模塊；S4、與邏輯模塊在將接收到的三路返回信號(hào)取與邏輯后發(fā)送至數(shù)據(jù)收發(fā)模塊；S5、數(shù)據(jù)收發(fā)模塊將接收到的返回信號(hào)返回至相機(jī)控制器主FPGA或相機(jī)控制器備FPGA。本發(fā)明既能夠提高系統(tǒng)的工作效率又可以提高系統(tǒng)的可靠性。

技術(shù)領(lǐng)域

本發(fā)明涉及通信技術(shù)領(lǐng)域，特別涉及一種串行總線通信系統(tǒng)及通信方法。

背景技術(shù)

CCD相機(jī)由CCD控制器控制進(jìn)行成像，CCD控制器是CCD相機(jī)的關(guān)鍵的部分，完成對(duì)CCD的驅(qū)動(dòng)和信號(hào)的讀出，CCD控制器的性能直接決定了CCD相機(jī)的成像性能。目前，CCD控制器與CCD相機(jī)的通信架構(gòu)具有以下兩點(diǎn)問題：

1、只能實(shí)現(xiàn)CCD控制器對(duì)CCD相機(jī)的一對(duì)一控制，無法實(shí)現(xiàn)CCD控制器對(duì)CCD相機(jī)的一對(duì)多控制，工作效率有待提高；

2、CCD控制器不具有冗余設(shè)計(jì)，當(dāng)CCD控制器出現(xiàn)故障時(shí)，會(huì)造成CCD相機(jī)癱瘓，可靠性不佳。

發(fā)明內(nèi)容

本發(fā)明旨在解決現(xiàn)有的CCD控制器與CCD相機(jī)的通信架構(gòu)導(dǎo)致工作效率低，可靠性差的技術(shù)問題，提供一種串行總線通信系統(tǒng)及通信方法。本發(fā)明可以實(shí)現(xiàn)CCD控制器對(duì)CCD相機(jī)的一對(duì)多控制，并且CCD控制器具有冗余設(shè)計(jì)，可以提高可靠性。

為實(shí)現(xiàn)上述目的，本發(fā)明采用以下具體技術(shù)方案：

本發(fā)明提供一種串行總線通信系統(tǒng)，包括：一片相機(jī)控制器主FPGA、一片相機(jī)控制器備FPGA、至少一片CCD以及與CCD數(shù)量相同的相機(jī)配電器FPGA；每片CCD的焦面處理板分別包括左半焦面處理FPGA和右半焦面處理FPGA；相機(jī)控制器主FPGA與相機(jī)控制器備FPGA之間連接有心跳線，相機(jī)控制器主FPGA與相機(jī)控制器備FPGA分別用于向每片相機(jī)配電器FPGA發(fā)送主信號(hào)；每片相機(jī)配電器FPGA均包括數(shù)據(jù)處理模塊、與邏輯模塊和數(shù)據(jù)收發(fā)模塊；其中，數(shù)據(jù)收發(fā)模塊用于接收識(shí)別兩路信號(hào)，并選擇一路作為有效信號(hào)發(fā)送至數(shù)據(jù)處理模塊、與該相機(jī)配電器FPGA對(duì)應(yīng)的CCD的左半焦面處理FPGA和右半焦面處理FPGA；數(shù)據(jù)處理模塊、左半焦面處理FPGA和右半焦面處理FPGA分別用于對(duì)接收到的有效信號(hào)進(jìn)行數(shù)據(jù)處理，并將返回信號(hào)發(fā)送至與邏輯模塊；與邏輯模塊用于接收三路返回信號(hào)，在取與邏輯后發(fā)送至數(shù)據(jù)收發(fā)模塊；數(shù)據(jù)收發(fā)模塊還用于將接收到的返回信號(hào)發(fā)送至相機(jī)控制器主FPGA或相機(jī)控制器備FPGA。

優(yōu)選地，在相機(jī)控制器主FPGA、相機(jī)控制器備FPGA與每片相機(jī)配電器FPGA內(nèi)分別集成有差分接口芯片，相機(jī)控制器主FPGA的差分接口芯片與相機(jī)控制器備FPGA的差分接口芯片分別通過串行總線與每片相機(jī)配電器FPGA的差分接口芯片連接，實(shí)現(xiàn)全雙工異步串行通信。

本發(fā)明還提供一種串行總線通信方法，包括以下步驟：

S1、相機(jī)控制器主FPGA與相機(jī)控制器備FPGA同時(shí)向相機(jī)配電器FPGA發(fā)送信號(hào)；

S2、相機(jī)配電器FPGA的數(shù)據(jù)收發(fā)模塊接收識(shí)別兩路信號(hào)，并選擇一路作為有效信號(hào)發(fā)送至相機(jī)配電器FPGA的數(shù)據(jù)處理模塊、與該相機(jī)配電器FPGA對(duì)應(yīng)的CCD的左半焦面處理FPGA和右半焦面處理FPGA；

S3、數(shù)據(jù)處理模塊、左半焦面處理FPGA和右半焦面處理FPGA分別對(duì)接收到的有效信號(hào)進(jìn)行數(shù)據(jù)處理，并將返回信號(hào)發(fā)送至相機(jī)配電器FPGA的與邏輯模塊；

S4、與邏輯模塊在將接收到的三路返回信號(hào)取與邏輯后發(fā)送至數(shù)據(jù)收發(fā)模塊；