[發明專利]串行總線通信系統及通信方法

有效

• 申請號: 202010367630.8
• 申請日: 2020-04-30
• 公開（公告）號: CN111510633B
• 公開（公告）日: 2021-04-13
• 發明（設計）人: 黃良;胡長虹;韓誠山;薛旭成;孫銘;賈平
• 申請（專利權）人: 中國科學院長春光學精密機械與物理研究所
• 主分類號: H04N5/232
• 分類號: H04N5/232;H04N5/14
• 代理公司: 深圳市科進知識產權代理事務所(普通合伙) 44316
• 代理人: 曹衛良

1.一種串行總線通信系統，其特征在于，包括：一片相機控制器主FPGA、一片相機控制器備FPGA、至少一片CCD以及與所述CCD數量相同的相機配電器FPGA；

每片CCD的焦面處理板分別包括左半焦面處理FPGA和右半焦面處理FPGA；

所述相機控制器主FPGA與所述相機控制器備FPGA之間連接有心跳線，所述相機控制器主FPGA與所述相機控制器備FPGA分別用于向每片相機配電器FPGA發送信號；

每片相機配電器FPGA均包括數據處理模塊、與邏輯模塊和數據收發模塊；其中，

所述數據收發模塊用于接收識別兩路信號，并選擇一路作為有效信號發送至所述數據處理模塊、與該相機配電器FPGA對應的CCD的左半焦面處理FPGA和右半焦面處理FPGA；

所述數據處理模塊、所述左半焦面處理FPGA和所述右半焦面處理FPGA分別用于對接收到的有效信號進行數據處理，并將返回信號發送至所述與邏輯模塊；

所述與邏輯模塊用于接收三路返回信號，在取與邏輯后發送至所述數據收發模塊；

所述數據收發模塊還用于將接收到的返回信號發送至所述相機控制器主FPGA或所述相機控制器備FPGA。

2.根據權利要求1所述的串行總線通信系統，其特征在于，在所述相機控制器主FPGA、所述相機控制器備FPGA與每片相機配電器FPGA內分別集成有差分接口芯片，所述相機控制器主FPGA的差分接口芯片與所述相機控制器備FPGA的差分接口芯片分別通過串行總線與每片相機配電器FPGA的差分接口芯片連接，實現全雙工異步串行通信。

3.一種串行總線通信方法，其特征在于，包括如下步驟：

S1、相機控制器主FPGA與相機控制器備FPGA同時向相機配電器FPGA發送信號；

S2、所述相機配電器FPGA的數據收發模塊接收識別兩路信號，并選擇一路作為有效信號發送至所述相機配電器FPGA的數據處理模塊、與該相機配電器FPGA對應的CCD的左半焦面處理FPGA和右半焦面處理FPGA；

S3、所述數據處理模塊、所述左半焦面處理FPGA和所述右半焦面處理FPGA分別對接收到的有效信號進行數據處理，并將返回信號發送至所述相機配電器FPGA的與邏輯模塊；

S4、所述與邏輯模塊在將接收到的三路返回信號取與邏輯后發送至所述數據收發模塊；

S5、所述數據收發模塊將接收到的返回信號返回至所述相機控制器主FPGA或所述相機控制器備FPGA。

4.根據權利要求3所述的串行總線通信方法，其特征在于，所述相機控制器主FPGA與所述相機控制器備FPGA采用分時輪詢方式訪問所述相機配電器FPGA、所述左半焦面處理FPGA和所述右半焦面處理FPGA。

5.根據權利要求3所述的串行總線通信方法，其特征在于，所述相機控制器主FPGA或所述相機控制器備FPGA向所述相機配電器FPGA發送的信號中攜帶主機標識，所述相機配電器FPGA的數據收發模塊將攜帶主機標識的信號作為有效信號。