[發明專利]一種頻綜綜合測試系統及測試方法

有效

• 申請號: 202010360717.2
• 申請日: 2020-04-30
• 公開（公告）號: CN111505593B
• 公開（公告）日: 2022-03-29
• 發明（設計）人: 李玉爽;陳利彬;杜強燚;徐超;聶濤
• 申請（專利權）人: 北京無線電測量研究所
• 主分類號: G01S7/40
• 分類號: G01S7/40
• 代理公司: 北京輕創知識產權代理有限公司 11212
• 代理人: 厲洋洋

1.一種頻綜綜合測試系統，其特征在于，包括：PXI機箱、PXI控制器、同步分配組件、網絡數傳組件、開關陣列組件、路由器和至少一種測試儀器；

所述PXI控制器、同步分配組件、網絡數傳組件和開關陣列組件依次插入PXI機箱的槽位中，并通過PXI總線相互連接；所述同步分配組件的同步信號輸入端與待測頻綜的同步信號輸出端連接，其同步信號輸出端與所述網絡數傳組件和至少一種所述測試儀器連接；所述網絡數傳組件的網絡端口與待測頻綜的網絡端口連接；所述開關陣列組件的輸入端與所述待測頻綜的測試端口連接，其輸出端與所述至少一種測試儀器連接；所述至少一種測試儀器通過所述路由器與所述PXI控制器連接；

所述同步分配組件包括：可編程邏輯控制器FPGA、第一光耦隔離芯片、至少一個第二光耦隔離芯片、差分接收芯片和至少一個差分發送芯片；所述可編程邏輯控制器FPGA包括第一IP核；

所述可編程邏輯控制器FPGA的同步信號輸入端通過第一光耦隔離芯片和/或差分接收芯片與所述待測頻綜的同步信號輸出端連接，FPGA的至少一個同步信號輸出端通過第二光耦隔離芯片和/或差分發送芯片連接至前面板，供所述測試儀器設備使用；FPGA的一個同步信號輸出端與PXI總線雙向連接，且FPGA通過所述第一IP核與PXI總線雙向連接。

2.根據權利要求1所述的頻綜綜合測試系統，其特征在于，根據PXI控制器的控制，所述同步分配組件接收或自生成待測頻綜的同步信號，所述網絡數傳組件以所述同步信號為基礎實現對待測頻綜的控制；所述至少一種測試儀器以所述同步信號為基礎通過開關陣列組件接收待測頻綜發送的射頻信號，并將測試結果通過路由器傳輸給PXI控制器，完成待測頻綜的同步測試。

3.根據權利要求1所述的頻綜綜合測試系統，其特征在于，所述同步分配組件還包括晶振，所述可編程邏輯控制器FPGA的同步輸入端與所述晶振的輸出端連接，所述晶振用于在觸發模式為內部觸發時，生成同步信號。

4.根據權利要求1至3任一項所述的頻綜綜合測試系統，其特征在于，所述網絡數傳組件包括：核心控制器、光電轉換模塊和存儲器；所述核心控制器包括千兆網控制器、DDR控制器和第二IP核；

所述核心控制器的同步信號端與PXI總線雙向連接，且核心控制器通過所述第二IP核與PXI總線雙向連接；所述核心控制器的千兆網控制器端口與所述光電轉換模塊雙向連接，所述核心控制器的DDR控制器端口與所述存儲器雙向連接；所述光電轉換模塊與待測頻綜的網絡端口連接。

5.根據權利要求4所述的頻綜綜合測試系統，其特征在于，所述核心控制器采用核心控制器XilinxZynq-7035，所述光電轉換模塊采用RJ45-SFP光電轉換模塊。

6.根據權利要求1至3任一項所述的頻綜綜合測試系統，其特征在于，所述開關陣列組件包括雙路單刀六擲開關、第一端接開關和第二端接開關；

所述雙路單刀六擲開關的第一路的分支端分別與所述至少一種測試儀器的射頻輸入端相連，其第一路的路公共端與第二路的公共端相連，第二路的分支端分別與第一端接開關的公共端和第二端接開關的公共端相連；所述第一端接開關的分支端和所述第二端接開關的分支端分別與所述待測頻綜的測試端口相連。

7.根據權利要求1至3任一項所述的頻綜綜合測試系統，其特征在于，所述至少一種測試儀器包括頻譜儀、相噪分析儀、頻率計、檢波器和示波器。

8.根據權利要求1至3任一項所述的頻綜綜合測試系統，其特征在于，所述路由器通過LXI總線與所述PXI控制器連接。

9.一種頻綜綜合測試方法，其特征在于，利用權利要求1至8任一項所述的頻綜綜合測試系統實現如下步驟：

根據PXI控制器的控制，同步分配組件接收或自生成待測頻綜的同步信號，網絡數傳組件以所述同步信號為基礎實現對待測頻綜的控制；測試儀器以所述同步信號為基礎通過開關陣列組件接收待測頻綜發送的射頻信號，并將測試結果通過路由器傳輸給PXI控制器，完成待測頻綜的同步測試。