[發明專利]一種高速隔離采集還原系統及時序控制方法

在審

• 申請號: 202010344671.5
• 申請日: 2020-04-27
• 公開（公告）號: CN111490772A
• 公開（公告）日: 2020-08-04
• 發明（設計）人: 朱琳
• 申請（專利權）人: 云南拓普特種電源科技有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明涉及一種高速隔離采集還原系統及時序控制方法，屬于高速隔離采集領域。所設計高速隔離采集還原系統由高速AD采集電路、高速數字隔離電路、時序控制及信號處理電路以及高速DA采集電路構成；高速數字隔離電路由多路高速光電隔離電路構成，經隔離后的多路數字信號送至基于CPLD設計的時序控制及信號處理電路，CPLD可依據需求對數字信號進行多種處理，并輸出時鐘信號驅動高速AD采集電路及高速DA采集電路依據時序完成數字信號讀取和輸出。該發明在降低了生產成本及設計復雜程度的同時，保證足夠范圍的帶寬和實時性，可實現直流到15Mhz帶寬模擬信號的高速隔離采集還原。

技術領域

本發明涉及一種高速隔離采集還原系統及時序控制方法，屬于高速隔離采集領域。

背景技術

高速數據采集系統廣泛應用于軍事、航天、航空、電力、通信，醫學等諸多行業，包括雷達的高速數據收發，生物醫學領域中高超精度設備的實時視頻數據采集及分析，電力系統中的高壓脈沖測試數據記錄，航空及航天領域的爆炸和沖擊波測試及5G時代的大數據高速實時通信等。隨著上述領域相關技術的快速發展，需要處理的模擬信號帶寬及動態范圍越來越大，精度要求越來越高，如何保證高速數據采集系統的優異性能，是一直需要突破的重要技術問題。目前的高速數據采集系統多為非隔離式，其主要用于采集各類傳感器輸出的高速模擬信號，并進行進一步的處理。但在一些特殊的應用場合，如電網諧波分析、高速信號發生系統數據采集及回放等，需要高速采集系統直接對高壓、高帶寬的模擬信號進行采集，此時就需要高速采集系統具備隔離功能，以保證自身的穩定可靠運行。高速隔離采集中多類重要應用如示波器高速隔離探頭，技術的核心仍被歐美等發達國家掌握，進口成本高。而各類稍低端的高速隔離采集系統，如各類電-磁隔離系統，無法兼顧低頻信號，帶寬有限；線性光耦一類的光電隔離系統可兼顧中低頻模擬信號的隔離，但在信號幅值的部分區域，會出現信號的失真。在目前技術的基礎上，降低高速隔離采集系統的成本，并能同時保證其在指定頻段內有足夠的寬帶響應能力，具有重要意義。

發明內容

本發明設計一種高速隔離采集還原系統及時序控制方法，其可實現直流到15Mhz帶寬模擬信號的隔離采集，具有信號失真小，結構簡單的優點，可對目前的高速隔離采集系統綜合性能進行提升。

本發明提供了一種高速隔離采集還原系統，由以下電路構成：

用于將模擬信號轉換為多路數字信號的高速AD采集電路；

與所述高速AD采集電路連接，由多路高速光電隔離電路組成，用于對所述高速AD采集電路輸出的多路數字信號進行隔離的高速數字隔離電路；

與所述高速數字隔離電路連接，基于CPLD設計的，用于給高速AD采集電路和高速DA采集電路提供外部時鐘信號并依據時序完成數字信號讀取和輸出以及處理的時序控制及信號處理電路；

與所述時序控制及信號處理電路連接，用于將多路數字信號轉換為模擬信號的高速DA采集電路。

可選的，所述高速AD采集電路所需的外部時鐘信號由所述時序控制及信號處理電路提供，使所述高速AD采集電路在AD時鐘信號第一個周期的低電平階段對模擬信號進行采集，在AD時鐘信號第二個周期的高電平階段對數字信號進行保持，此時所述時序控制及信號處理電路讀取所述高速AD采集電路輸出的數字信號。

可選的，所述高速DA采集電路所需的外部時鐘信號由所述時序控制及信號處理電路提供，使所述高速DA采集電路在DA時鐘信號第一個周期的低電平階段對數字信號進行采集，在DA時鐘信號第二個周期的高電平階段對模擬信號進行保持，此時所述高速DA采集電路輸出轉換完成后的模擬信號。

可選的，所述高速數字隔離電路中的多路高速光電隔離電路結構相同，每路高速光電隔離電路的輸入端依次與所述高速AD采集電路輸出數字信號的最高位至最低位相連，每路高速光電隔離電路的輸出端依次與所述時序控制及信號處理電路的多路輸入端依次相連。