[發明專利]一種高速隔離采集還原系統及時序控制方法

在審

• 申請號: 202010344671.5
• 申請日: 2020-04-27
• 公開（公告）號: CN111490772A
• 公開（公告）日: 2020-08-04
• 發明（設計）人: 朱琳
• 申請（專利權）人: 云南拓普特種電源科技有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種高速隔離采集還原系統，其特征在于：所述系統由以下電路構成：

用于將模擬信號轉換為多路數字信號的高速AD采集電路；

與所述高速AD采集電路連接，由多路高速光電隔離電路組成，用于對所述高速AD采集電路輸出的多路數字信號進行隔離的高速數字隔離電路；

與所述高速數字隔離電路連接，基于CPLD設計的，用于給高速AD采集電路和高速DA采集電路提供外部時鐘信號并依據時序完成數字信號讀取和輸出以及處理的時序控制及信號處理電路；

與所述時序控制及信號處理電路連接，用于將多路數字信號轉換為模擬信號的高速DA采集電路。

2.根據權利要求1所述的高速隔離采集還原系統，其特征在于：所述高速AD采集電路所需的外部時鐘信號由所述時序控制及信號處理電路提供，使所述高速AD采集電路在AD時鐘信號第一個周期的低電平階段對模擬信號進行采集，在AD時鐘信號第二個周期的高電平階段對數字信號進行保持，此時所述時序控制及信號處理電路讀取所述高速AD采集電路輸出的數字信號。

3.根據權利要求1所述的高速隔離采集還原系統，其特征在于：所述高速DA采集電路所需的外部時鐘信號由所述時序控制及信號處理電路提供，使所述高速DA采集電路在DA時鐘信號第一個周期的低電平階段對數字信號進行采集，在DA時鐘信號第二個周期的高電平階段對模擬信號進行保持，此時所述高速DA采集電路輸出轉換完成后的模擬信號。

4.根據權利要求1所述的高速隔離采集還原系統，其特征在于：所述高速數字隔離電路中的多路高速光電隔離電路結構相同，每路高速光電隔離電路的輸入端依次與所述高速AD采集電路輸出數字信號的最高位至最低位相連，每路高速光電隔離電路的輸出端依次與所述時序控制及信號處理電路的多路輸入端依次相連。

5.根據權利要求1所述的高速隔離采集還原系統，其特征在于：所述時序控制及信號處理電路包括：用于給高速AD采集電路和高速DA采集電路提供外部時鐘信號并依據時序完成數字信號讀取和輸出的時序控制模塊，以及對數字信號進行反向、比較處理的信號處理模塊。

6.一種基于權利要求1所述的高速隔離采集還原系統的時序控制方法，其特征在于：

①CPLD首先產生所述高速AD采集電路的外部AD時鐘信號；

②在AD時鐘信號第一個周期的低電平階段，所述高速AD采集電路對模擬信號進行采集；在AD時鐘信號第二個周期的高電平階段，所述高速AD采集電路保持處理完后的數字信號，此時CPLD讀取所述高速AD采集電路的輸出數字信號；

③讀取到所述高速AD采集電路輸出的數字信號后，CPLD依據需求對數字信號進行反向、移位處理；處理完后，跳轉到第①步循環執行，并同時向下執行第④步；

④CPLD產生所述高速DA采集電路的外部DA時鐘信號，同時將處理后的數字信號輸出至所述高速DA采集電路；

⑤在DA時鐘信號第一個周期的低電平階段，所述高速DA采集電路對數字信號進行采集；在DA時鐘信號第二個周期的高電平階段，所述高速DA采集電路保持處理完后的模擬信號，此時所述高速DA采集電路即輸出轉換完成后的模擬信號。