[發明專利]存儲器堆疊

在審

• 申請號: 202010338625.4
• 申請日: 2020-04-26
• 公開（公告）號: CN112447903A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 李東穎;余紹銘;林毓超
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 薛恒;王琳

本發明提供存儲器堆疊及其形成方法。存儲器堆疊包含：底部電極層、頂部電極層以及位于底部電極層與頂部電極層之間的相變層。頂部電極層的寬度大于相變層的寬度。未被相變層覆蓋的頂部電極層的第一部分比被相變層覆蓋的頂部電極層的第二部分更粗糙。

技術領域

本發明實施例涉及存儲器堆疊及其形成方法。

背景技術

半導體存儲器用于電子應用的集成電路中，所述電子應用包含例如無線電、電視、行動電話以及個人計算器件。PCRAM具有若干操作和工程化優點，包含高速度、低功率、非易失性、高密度以及低成本。舉例來說，PCRAM器件是非易失性的且可以在例如小于約50納秒內快速寫入。PCRAM胞元可具有高密度。另外，PCRAM胞元與CMOS邏輯兼容且可通常以相較于其它類型的存儲器單元較低的成本來制造。然而，仍然存在許多與PCRAM相關的挑戰。

發明內容

根據本發明的一些實施例，一種存儲器堆疊包含底部電極層、頂部電極層以及位于底部電極層與頂部電極層之間的相變層。頂部電極層的寬度大于相變層的寬度。未被相變層覆蓋的頂部電極層的第一部分比被相變層覆蓋的頂部電極層的第二部分更粗糙。

附圖說明

結合附圖閱讀以下詳細描述會最佳地理解本發明的各個方面。應注意，根據業界中的標準慣例，各種特征未按比例繪制。實際上，為了論述清楚起見，可任意增大或減小各種特征的關鍵尺寸。

圖1至圖10示出根據一些實施例的制造存儲器器件的中間階段的橫截面視圖。

圖11至圖12是根據一些實施例的各種存儲器堆疊的示意性橫截面視圖。

圖13至圖20示出根據其它實施例的制造存儲器器件的中間階段的橫截面視圖。

圖21至圖22是根據其它實施例的各種存儲器堆疊的示意性橫截面視圖。

具體實施方式

以下公開內容提供用于實施所提供主題的不同特征的許多不同實施例或實例。下文描述組件和布置的具體實例來簡化本發明。當然，這些只是實例并且并不意欲為限制性的。舉例來說，在以下描述中，在第一特征上方或在第一特征上形成第二特征可包含第一特征與第二特征直接接觸地形成的實施例，并且還可包含在第一特征與第二特征之間可形成額外特征，使得第一特征與第二特征可不直接接觸的實施例。另外，本發明可在各種實例中重復附圖標號和/或字母。此重復是出于簡化和清楚的目的并且本身并不指示所論述的各種實施例和/或配置之間的關系。

另外，為易于描述，在本文中可使用例如“在…之下”、“在…下方”、“下部”、“在…上”、“在…之上”、“上覆”、“在…上方”、“上部”等的空間相對術語來描述一個元件或特征與如圖式中所說明的另一(些)元件或特征的關系。除圖式中所描繪的定向以外，空間相對術語意欲涵蓋器件在使用或操作中的不同定向。設備可以其它方式定向(旋轉90度或處于其它定向)，且本文中所使用的空間相對描述詞因此可以同樣地進行解釋。

將針對特定的上下文來描述實施例，也就是存儲器器件，例如相變隨機存取存儲器(phase-change random access memory；PCRAM)器件及其形成方法。在不使用光刻掩模(photolithography mask)或掩模版(reticle)的情況下，減小位于底部電極層與頂部電極層之間的相變層的尺寸，這使得工藝成本降低。通過減小相變層的寬度，使相變層的加熱集中且因此減少復位(reset)電流。

圖1至圖10示出根據一些實施例的制造存儲器器件的中間階段的橫截面視圖。