[發明專利]內存存取接口裝置

有效

• 申請號: 202010327573.0
• 申請日: 2020-04-23
• 公開（公告）號: CN111913895B
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 蔡福欽;余俊锜;張志偉;周格至
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: G06F13/12
• 分類號: G06F13/12;G06F13/16;G06F1/06
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 劉彬

1.一種內存存取接口裝置，包含：

一時鐘產生電路，配置以根據一源頭時鐘信號產生多個參考時鐘信號，所述多個參考時鐘信號互相獨立且各具有一可調相位；以及

多個存取信息傳輸電路，各包含：

一第一時鐘除頻電路，配置對所述多個參考時鐘信號其中之一進行除頻，以產生一第一除頻時鐘信號；

一第二時鐘除頻電路，配置對該第一除頻時鐘信號進行除頻，以產生一第二除頻時鐘信號；

一相位調整電路，配置以從一內存存取控制器接收一存取信息，以依據該第二除頻時鐘信號對該存取信息的相位進行調整，以產生一相位調整存取信息；以及

一工作周期調整電路，配置以調整該相位調整存取信息的工作周期，以產生并輸出一輸出存取信息至一內存裝置，據以存取該內存裝置。

2.根據權利要求1所述的內存存取接口裝置，其中，該工作周期調整電路配置以根據該第一除頻時鐘信號，將該相位調整存取信息的工作周期調整為半周期。

3.根據權利要求1所述的內存存取接口裝置，其中，所述多個存取信息傳輸電路包含：

一控制信號傳輸電路，其中該控制信號傳輸電路從該內存存取控制器接收的該存取信息為一控制信號，從該時鐘產生電路接收的所述多個參考時鐘信號其中之一為一指令參考時鐘信號，該控制信號傳輸電路所產生的該輸出存取信息為一輸出控制信號；

一指令及地址信號傳輸電路，其中該指令及地址信號傳輸電路從該內存存取控制器接收的該存取信息為一指令信號或一地址信號，從該時鐘產生電路接收的所述多個參考時鐘信號其中之一為該指令參考時鐘信號，該指令及地址信號傳輸電路所產生的該輸出存取信息為一輸出指令信號或一輸出地址信號；以及

一數據信號傳輸電路，該數據信號傳輸電路從該內存存取控制器接收的該存取信息為一數據信號，從該時鐘產生電路接收的所述多個參考時鐘信號其中之一為一數據參考時鐘信號，該數據信號傳輸電路所產生的該輸出存取信息為一輸出數據信號。

4.根據權利要求3所述的內存存取接口裝置，其中，所述多個存取信息傳輸電路還包含：

一數據閃控信號傳輸電路，該數據閃控信號傳輸電路從該內存存取控制器接收的該存取信息為一數據閃控信號，從該時鐘產生電路接收的所述多個參考時鐘信號其中之一為一數據閃控參考時鐘信號，該數據閃控信號傳輸電路所產生的該輸出存取信息為一輸出數據閃控信號。

5.根據權利要求3所述的內存存取接口裝置，其中，該數據信號、該指令信號及該地址信號是由同一輸入路徑從該內存存取控制器所接收，該內存存取接口裝置還包含：

一多任務器，電性耦接于該指令及地址信號傳輸電路以及該數據信號傳輸電路，并配置以選擇該輸出指令信號、該輸出地址信號以及該輸出數據信號其中之一，由同一輸出路徑輸出至該內存裝置。

6.根據權利要求3所述的內存存取接口裝置，其中，該控制信號傳輸電路以及該指令及地址信號傳輸電路的該第一時鐘除頻電路以及該第二時鐘除頻電路為共享。

7.根據權利要求1所述的內存存取接口裝置，其中，該時鐘產生電路包含：

一源頭時鐘電路，配置以產生該源頭時鐘信號；

一致能信號產生電路，配置以產生一致能信號；以及

多個時鐘相位調整電路，各包含：

一源頭相位調整電路，配置以接收該源頭時鐘信號進行相位調整，以產生一相位調整時鐘信號；

一致能同步電路，配置以接收該相位調整時鐘信號以及該致能信號，以根據該相位調整時鐘信號調整該致能信號以產生一相位調整致能信號，其中該相位調整致能信號與該相位調整時鐘信號同相位；以及

一突波去除電路，配置以接收該相位調整致能信號以及該相位調整時鐘信號，以根據該相位調整致能信號致能而將該相位調整時鐘信號輸出為所述多個參考時鐘信號其中之一。

8.根據權利要求7所述的內存存取接口裝置，其中，該突波去除電路在該相位調整時鐘信號的任一偶數周期波形時，根據該相位調整致能信號致能。