[發明專利]半導體結構及其制備方法

在審

• 申請號: 202010322713.5
• 申請日: 2020-04-22
• 公開（公告）號: CN113539794A
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 李天慧;于星;梁慧
• 申請（專利權）人: 芯恩（青島）集成電路有限公司
• 主分類號: H01L21/027
• 分類號: H01L21/027;H01L21/033;H01L21/265
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 佟婷婷

1.一種半導體結構的制備方法，其特征在于，所述制備方法包括如下步驟：

提供半導體基底；

于所述半導體基底上形成第一掩膜層，所述第一掩膜層包括若干個間隔排布的第一掩膜單元及位于相鄰第一掩膜單元之間的第一間隙，所述第一間隙顯露所述半導體基底；

于所述半導體基底上形成第二掩膜層，所述第二掩膜層包括若干個間隔排布的第二掩膜單元及位于相鄰第二掩膜單元之間的第二間隙，所述第二掩膜單元對應形成于所述第一間隙顯露的所述半導體基底上，所述第二間隙顯露所述半導體基底，且所述第二掩膜單元的上表面低于所述第一掩膜單元上表面，所述第一掩膜單元穿過對應的所述第二間隙；

于所述第二掩膜層上形成第三掩膜層，所述第三掩膜層包括若干個間隔排布的第三掩膜單元及位于相鄰第三掩膜單元之間的第三間隙，其中，所述第三掩膜單元對應形成于所述第二掩膜單元上，所述第一掩膜單元位于對應的所述第三間隙內；

基于所述第一掩膜單元與所述第三掩膜單元對所述第二掩膜單元進行離子注入，于所述第一掩膜單元與所述第三掩膜單元之間的所述第二掩膜單元中形成至少一個注入區及至少一個非注入區，以基于經過離子注入后的所述第二掩膜單元、所述第一掩膜單元以及所述第三掩膜單元形成新的刻蝕掩膜層。

2.根據權利要求1所述的半導體結構的制備方法，其特征在于，通過光刻工藝形成所述第一掩膜層及所述第三掩膜層，其中，形成所述第一掩膜層后還包括于所述第一掩膜單元的表面形成阻擋層的步驟。

3.根據權利要求1所述的半導體結構的制備方法，其特征在于，通過旋涂工藝形成所述第二掩膜層；所述第二掩膜層的材料包括硅摻雜的抗反射層或氧化硅層。

4.根據權利要求1所述的半導體結構的制備方法，其特征在于，所述第三掩膜單元的上表面不低于所述第一掩膜單元的上表面。

5.根據權利要求1所述的半導體結構的制備方法，其特征在于，所述半導體基底包括半導體襯底及形成于所述半導體襯底上的硬掩膜層，形成所述新的刻蝕掩膜層之后還包括將所述新的刻蝕掩膜層上的圖案轉移至所述硬掩膜層上的步驟。

6.根據權利要求1所述的半導體結構的制備方法，其特征在于，所述第一掩膜層的材料與所述第三掩膜層的材料相同，所述第一掩膜層及所述第三掩膜層的材料包括光刻膠。

7.根據權利要求1所述的半導體結構的制備方法，其特征在于，所述第一掩膜單元均勻間隔排布，所述第三掩膜單元均勻間隔排布，且所述第一掩膜單元與所述第三掩膜單元交替間隔排布，所述第一掩膜單元、所述第三掩膜單元及所述未注入區的寬度相等。

8.根據權利要求1所述的半導體結構的制備方法，其特征在于，所述第一間隙與所述第三間隙的寬度相等，且所述第一掩膜單元位于所述第三間隙的中心。

9.根據權利要求1-8中任意一項所述的半導體結構的制備方法，其特征在于，采用正性傾斜離子注入形成所述注入區，并在進行離子注入后去除所述注入區，其中，所述第一掩膜單元、所述未注入區以及所述第三掩膜單元下方對應的所述第二掩膜單元構成所述新的刻蝕掩膜層。

10.根據權利要求1-8中任意一項所述的半導體結構的制備方法，其特征在于，采用負性傾斜離子注入形成所述注入區，并在進行離子注入后去除所述非注入區，其中，并在去除所述非注入區的同時去除所述第一掩膜單元及所述第三掩膜單元下方對應的所述第二掩膜單元，所述注入區構成所述新的刻蝕掩膜層。