[發明專利]信號轉換器、工作周期校正器與差分時鐘產生器

在審

• 申請號: 202010320873.6
• 申請日: 2020-04-22
• 公開（公告）號: CN112311380A
• 公開（公告）日: 2021-02-02
• 發明（設計）人: 維諾德·庫馬爾·加恩
• 申請（專利權）人: 智原科技股份有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

1.一信號轉換器，包含：

一傳輸閘，其是接收并延遲一單一輸入信號而產生一遲延輸入信號；

一初步反向器，其是接收并使所述單一輸入信號反向而產生一反向輸入信號；以及

一偏斜校正電路，包含：

一第一輸入節點，電連接于所述傳輸閘；

一第二輸入節點，電連接于所述初步反向器；

一第一輸出節點，其是輸出一第一差分轉換信號；

一第二輸出節點，其是輸出一第二差分轉換信號；

一第一偏斜校正反向器，電連接于所述第一輸入節點與所述第一輸出節點，其是使所述遲延輸入信號反向；

一第一偏斜校正緩沖器，電連接于所述第二輸入節點與所述第一輸出節點，其是緩沖所述反向輸入信號，其中所述第一偏斜校正反向器與所述第一偏斜校正緩沖器是共同產生所述第一差分轉換信號；

一第二偏斜校正反向器，電連接于所述第二輸入節點與所述第二輸出節點，其是將所述反向輸入信號反向；以及

一第二偏斜校正緩沖器，電連接于所述第一輸入節點與所述第二輸出節點，其是緩沖所述遲延輸入信號，其中所述第二偏斜校正反向器與所述第二偏斜校正緩沖器是共同產生所述第二差分轉換信號，

其中所述第一差分轉換信號與所述第二差分轉換信號彼此反向。

2.如權利要求1所述的信號轉換器，其中，還包含：

一第一交叉耦合反向器，電連接于所述第一輸入節點與所述第二輸入節點，其是將所述遲延輸入信號反向并驅動所述反向輸入信號；以及，

一第二交叉耦合反向器，電連接于所述第一輸入節點與所述第二輸入節點，其是將所述反向輸入信號反向并驅動所述遲延輸入信號。

3.如權利要求1所述的信號轉換器，其中，

所述第一差分轉換信號是分別經由所述第一偏斜校正反向器與所述第一偏斜校正緩沖器而和所述遲延輸入信號與所述反向輸入信號相關；以及

所述第二差分轉換信號是分別經由所述第二偏斜校正緩沖器與所述第二偏斜校正反向器而和所述遲延輸入信號與所述反向輸入信號相關。

4.如權利要求1所述的信號轉換器，其中，

當所述單一輸入信號自一邏輯低電平轉換至一邏輯高電平時，

所述遲延輸入信號與所述第二差分轉換信號是自所述邏輯低電平轉換至所述邏輯高電平，且

所述反向輸入信號與所述第一差分轉換信號是自所述邏輯高電平轉換至所述邏輯低電平。

5.如權利要求1所述的信號轉換器，其中，所述第一偏斜校正緩沖器包含：

一第一NMOS晶體管，電連接一供應電壓、所述第二輸入節點與所述第一輸出節點，其是接收所述反向輸入信號；以及

一第一PMOS晶體管，電連接于一接地電壓、所述第二輸入節點與所述第一輸出節點，其是接收所述反向輸入信號，

其中所述第一NMOS晶體管與所述第一PMOS晶體管是共同產生所述第一差分轉換信號。

6.如權利要求5所述的信號轉換器，其中，

當所述反向輸入信號自一邏輯高電平轉換至一邏輯低電平時，所述第一NMOS晶體管斷開且所述第一PMOS晶體管導通，進而下拉所述第一差分轉換信號；以及

當所述反向輸入信號自所述邏輯低電平轉換至所述邏輯高電平時，所述第一NMOS晶體管導通且所述第一PMOS晶體管斷開，進而上拉所述第一差分轉換信號。

7.如權利要求5所述的信號轉換器，其中，所述第二偏斜校正緩沖器包含：

一第二NMOS晶體管，電連接于所述供應電壓、所述第一輸入節點與所述第二輸出節點，其是接收所述遲延輸入信號；以及

一第二PMOS晶體管，電連接于所述接地電壓、所述第一輸入節點與所述第二輸出節點，其是接收所述遲延輸入信號，

其中所述第二NMOS晶體管與所述第二PMOS晶體管共同產生所述第二差分轉換信號。