[發(fā)明專利]集成電路裝置

在審

• 申請?zhí)枺?/td>: 202010320780.3
• 申請日: 2020-04-22
• 公開（公告）號: CN112447588A
• 公開（公告）日: 2021-03-05
• 發(fā)明（設(shè)計(jì)）人: 樸俓旭;姜玧求;柳原錫;李多仁
• 申請（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48;H01L23/535
• 代理公司: 北京銘碩知識(shí)產(chǎn)權(quán)代理有限公司 11286
• 代理人: 劉燦強(qiáng);韓芳

提供了一種集成電路裝置。所述集成電路裝置包括：導(dǎo)線，形成在基底上；絕緣間隔件，覆蓋導(dǎo)線的側(cè)壁并平行于導(dǎo)線延伸；以及導(dǎo)電插塞，與導(dǎo)線間隔開，且絕緣間隔件位于導(dǎo)線與導(dǎo)電插塞之間。絕緣間隔件包括：絕緣襯里，接觸導(dǎo)線；外部間隔件，接觸導(dǎo)電插塞；以及阻擋層，位于絕緣襯里與外部間隔件之間，以防止氧原子擴(kuò)散到外部間隔件中。

本申請要求于2019年8月29日在韓國知識(shí)產(chǎn)權(quán)局提交的第10-2019-0106642號韓國專利申請的優(yōu)先權(quán)，該韓國專利申請的公開內(nèi)容通過引用全部包含于此。

技術(shù)領(lǐng)域

發(fā)明構(gòu)思涉及一種集成電路裝置，更具體地，涉及一種包括彼此相鄰的多個(gè)導(dǎo)電圖案以及位于多個(gè)導(dǎo)電圖案之間的絕緣間隔件的集成電路裝置。

背景技術(shù)

近來，隨著集成電路裝置已經(jīng)迅速按比例縮小，多條布線之間的間隔減小，因此期望多條布線之間的絕緣間隔件為薄的。然而，隨著絕緣間隔件變薄，在形成絕緣間隔件的不同層之間的界面上形成不期望的混合層，因此難以確保絕緣間隔件所需的絕緣距離。因此，有必要開發(fā)一種具有能夠解決該問題的結(jié)構(gòu)的集成電路裝置。

發(fā)明內(nèi)容

發(fā)明構(gòu)思提供一種集成電路裝置，該集成電路裝置隨著集成電路裝置按比例縮小而具有精細(xì)的單位單元尺寸，并且具有其中可以確保集成電路裝置中的相鄰導(dǎo)電區(qū)域之間的穩(wěn)定絕緣距離的結(jié)構(gòu)。

根據(jù)發(fā)明構(gòu)思的示例性實(shí)施例，提供了一種集成電路裝置，所述集成電路裝置包括：導(dǎo)線，形成在基底上；絕緣間隔件，覆蓋導(dǎo)線的側(cè)壁并且平行于導(dǎo)線延伸；以及導(dǎo)電插塞，與導(dǎo)線間隔開，且絕緣間隔件位于導(dǎo)線與導(dǎo)電插塞之間。絕緣間隔件包括：絕緣襯里，接觸導(dǎo)線；外部間隔件，接觸導(dǎo)電插塞；以及阻擋層，置于絕緣襯里與外部間隔件之間以防止氧原子擴(kuò)散到外部間隔件中。

根據(jù)發(fā)明構(gòu)思的示例性實(shí)施例，提供了一種集成電路裝置，所述集成電路裝置包括：線結(jié)構(gòu)，包括形成在基底上的位線和覆蓋所述位線的絕緣覆蓋圖案；絕緣間隔件，覆蓋線結(jié)構(gòu)的側(cè)壁；導(dǎo)電插塞，在第一水平方向上與所述位線間隔開，且絕緣間隔件位于所述位線與導(dǎo)電插塞之間；以及導(dǎo)電接合墊，與導(dǎo)電插塞豎直疊置。絕緣間隔件包括：絕緣襯里，接觸線結(jié)構(gòu)；外部間隔件，接觸導(dǎo)電插塞和導(dǎo)電接合墊；以及阻擋層，置于絕緣襯里與外部間隔件之間以防止氧原子擴(kuò)散到外部間隔件中。

根據(jù)發(fā)明構(gòu)思的一個(gè)方面，提供了一種集成電路裝置，所述集成電路裝置包括：線結(jié)構(gòu)，包括形成在基底上的位線和覆蓋位線的絕緣覆蓋圖案；一對絕緣間隔件，分別覆蓋線結(jié)構(gòu)的相對側(cè)壁；以及一對導(dǎo)電插塞，在第一水平方向上彼此間隔開，且線結(jié)構(gòu)和所述一對絕緣間隔件位于所述一對導(dǎo)電插塞之間。所述一對絕緣間隔件中的每個(gè)包括：絕緣襯里，接觸位線；外部間隔件，接觸所述一對導(dǎo)電插塞中的一個(gè)；外部阻擋層，置于絕緣襯里與外部間隔件之間以防止氧原子擴(kuò)散到外部間隔件中；以及空氣間隔件，置于絕緣襯里與外部阻擋層之間。

附圖說明

通過下面結(jié)合附圖的詳細(xì)描述，將更清楚地理解發(fā)明構(gòu)思的實(shí)施例，在附圖中：

圖1是示出根據(jù)發(fā)明構(gòu)思的實(shí)施例的集成電路裝置的存儲(chǔ)單元陣列區(qū)域的示意性平面布局；

圖2A是示出根據(jù)發(fā)明構(gòu)思的實(shí)施例的集成電路裝置的剖視圖；

圖2B是詳細(xì)地示出對圖2A的局部區(qū)域的放大的剖視圖；

圖2C是示出圖2A的局部區(qū)域的平面圖；

圖3A是示出根據(jù)發(fā)明構(gòu)思的實(shí)施例的對集成電路裝置的示例性絕緣間隔件的一部分的放大的剖視圖；

圖3B是示出根據(jù)發(fā)明構(gòu)思的實(shí)施例的對集成電路裝置的示例性絕緣間隔件的外部阻擋層的一部分和外部間隔件的一部分的放大的平面圖；

圖4A是示出根據(jù)發(fā)明構(gòu)思的實(shí)施例的對集成電路裝置的示例性絕緣間隔件的一部分的放大的剖視圖；