[發明專利]用于減輕干擾的非易失性存儲裝置及其操作方法

在審

• 申請號: 202010320616.2
• 申請日: 2020-04-22
• 公開（公告）號: CN112242154A
• 公開（公告）日: 2021-01-19
• 發明（設計）人: 尹正赫
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C5/14
• 分類號: G11C5/14;G11C8/08;G11C8/14;G11C7/12;G11C7/18
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 許偉群;阮愛青

1.一種非易失性存儲裝置，包括：

感測放大器，其被配置為感測選中的存儲單元是否發生驟回；以及

寫入電路，其被配置為：

基于寫入信號來將預選電壓施加至所述選中的存儲單元；

當所述選中的存儲單元發生驟回時，基于寫入數據來將復位寫入電壓和置位寫入電壓中的一個施加至所述選中的存儲單元；以及

當所述選中的存儲單元未發生驟回時，中斷施加至所述選中的存儲單元的電壓和電流。

2.根據權利要求1所述的非易失性存儲裝置，其中，所述預選電壓低于所述復位寫入電壓而高于所述置位寫入電壓。

3.根據權利要求1所述的非易失性存儲裝置，其中，所述寫入電路包括：

寫入控制電路，其配置為：

基于所述寫入信號來生成預選信號；

當所述選中的存儲單元發生驟回時，基于所述寫入數據來生成復位寫入信號和置位寫入信號中的一個；以及

當所述選中的存儲單元未發生驟回時，禁止所述預選信號并阻止生成所述復位寫入信號和所述置位寫入信號；以及

寫入驅動器，其配置為：

基于所述預選信號來將所述預選電壓施加至所述選中的存儲單元；

基于所述復位寫入信號來將所述復位寫入電壓施加至所述選中的存儲單元；以及

基于所述置位寫入信號來將所述置位寫入電壓施加至所述選中的存儲單元。

4.根據權利要求3所述的非易失性存儲裝置，其中，所述寫入控制電路被配置為：

基于所述寫入信號來生成所述預選信號，

基于所述寫入數據和從所述感測放大器輸出的感測信號來生成所述復位寫入信號和所述置位寫入信號，以及

當所述感測信號被禁止時，不生成所述復位寫入信號并且不生成所述置位寫入信號。

5.根據權利要求3所述的非易失性存儲裝置，其中，所述寫入控制電路包括：

寫入脈沖發生器，其被配置為基于所述寫入信號來生成復位脈沖信號和置位脈沖信號；

復位寫入信號發生器，其被配置為基于所述寫入數據、所述復位脈沖信號和從所述感測放大器輸出的感測信號來生成所述復位寫入信號；

置位寫入信號發生器，其被配置為基于所述寫入數據、所述置位脈沖信號和所述感測信號來生成所述置位寫入信號；以及

預選信號發生器，其被配置為基于所述寫入信號、所述復位脈沖信號和所述置位脈沖信號中的至少一個來生成所述預選信號。

6.根據權利要求3所述的非易失性存儲裝置，其中，所述寫入驅動器包括：

第一全局控制電路，其被配置為基于所述預選信號、所述復位寫入信號和所述置位寫入信號，將第一高電壓、第二高電壓和第三高電壓中的一個施加至與所述選中的存儲單元耦接的第一全局電極；以及

第二全局控制電路，其被配置為基于所述預選信號、所述復位寫入信號和所述置位寫入信號，將第一低電壓、第二低電壓和第三低電壓中的一個施加至與所述選中的存儲單元耦接的第二全局電極，并且被配置為控制第一電流、第二電流和第三電流中的一個流經所述第二全局電極。

7.根據權利要求6所述的非易失性存儲裝置，其中，所述第一高電壓低于所述第二高電壓而高于所述第三高電壓。

8.根據權利要求6所述的非易失性存儲裝置，其中，所述第一低電壓高于所述第二低電壓和所述第三低電壓，并且所述第二低電壓等于或低于所述第三低電壓，

其中，所述第三電流小于所述第二電流而大于所述第一電流。

9.根據權利要求6所述的非易失性存儲裝置，其中：

所述第一高電壓與所述第一低電壓之間的差對應于所述預選電壓；

所述第二高電壓與所述第二低電壓之間的差對應于所述復位寫入電壓；以及

所述第三高電壓與所述第三低電壓之間的差對應于所述置位寫入電壓。

10.根據權利要求1所述的非易失性存儲裝置，其中，所述預選電壓對應于復位分布最大電壓。