[發明專利]柵指漸寬式GaN FinFET結構及其制備方法

有效

• 申請號: 202010319907.X
• 申請日: 2020-04-22
• 公開（公告）號: CN111223928B
• 公開（公告）日: 2020-08-21
• 發明（設計）人: 馬飛;馮光建;蔡永清
• 申請（專利權）人: 浙江集邁科微電子有限公司
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/423;H01L21/335
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 賀妮妮

本發明提供一種柵指漸寬式GaN FinFET結構及其制備方法，該結構包括：第二半導體襯底；位于第二半導體襯底上的鍵合材料層；位于鍵合材料層上的FinFET結構，包括：柵極、源極、漏極及柵指，其中源極、漏極及柵指由依次層疊的In_yAl_1?yN勢壘層、GaN溝道層及In_zGa_1?zN溝道層形成，其中，0.165y0.175，0.1z0.2，柵指兩端分別連接源極及漏極，且柵指的寬度自源極至漏極逐漸加寬。采用GaN/InGaN雙溝道，一方面InGaN溝道中載流子的有效質量低于GaN溝道中載流子的有效質量，從而有效提高FinFET結構中上限載流子的漂移速度，同時，InGaN材料的相對窄的帶隙，可將二維電子氣（2DEG）更好的限制在溝道內，有效緩解載流子的散射以及電流崩塌；另外，將FinFET結構中的柵指設計為逐漸加寬的形狀，有效提高了FinFET結構的耐壓性能。

技術領域

本發明屬于半導體制造領域，特別是涉及一種柵指漸寬式GaN FinFET結構及其制備方法。

背景技術

周知，電力電子系統一直助力于可持續發展和提高能量轉換率。功率半導體器件作為電力電子系統中能量轉換的關鍵部件之一，一直都是眾多學者的研究重點。GaN作為第三代半導體材料的代表，具有較大的禁帶寬度、較高的載流子遷移率、較高的擊穿電壓，一直以來被認定為是高壓、高功率、高頻率應用的顯著候選。目前業界普遍采用的GaN基半導體器件有GaN HEMT器件、GaN FinFET及納米線結構。

現有的GaN HEMT器件通常為平面結構，即器件的源極、柵極、漏極都在一個平面上，這種器件結構常規工藝制備相對簡單，但很難滿足摩爾定律小尺寸發展需求。GaN基FinFET結構是器件往小型化發展的一種有效實現手段，通過三面環柵設計，柵極對GaN溝道的控制力得到有效增強，為了提高GaN器件耐壓，通常會拉長柵-漏極距離，或者增加柵-源場板、柵-漏場板，拉長柵-漏極距離勢必會增加器件面積，同時削弱器件頻率性能，場板設計又會增加工藝制程，同時也帶來附加寄生電容。因此傳統FinFET結構很難兼顧器件的耐壓及頻率，實現大功率高頻器件。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種柵指漸寬式GaNFinFET結構及其制備方法，用于解決現有技術中FinFET結構很難兼顧器件的耐壓及頻率，從而難以實現大功率高頻器件等的問題。

為實現上述目的及其他相關目的，本發明提供一種柵指漸寬式GaN FinFET結構的制備方法，所述制備方法至少包括：

提供第一半導體襯底，并于所述第一半導體襯底上外延生長異質結構，且沿所述異質結構生長方向所述異質結構包括Al_xGa_1-xN復合層、In_yAl_1-yN勢壘層、GaN溝道層及In_zGa_1-zN溝道層，其中，0≤x≤1，0.165y0.175，0.1z0.2；

于所述異質結構上沉積鍵合材料層；

提供第二半導體襯底，并基于所述鍵合材料層將所述第一半導體襯底與所述第二半導體襯底鍵合；

去除所述第一半導體襯底，及所述異質結構中的所述Al_xGa_1-xN復合層；

自所述In_yAl_1-yN勢壘層向下刻蝕所述異質結構至所述鍵合材料層表面，以在所述鍵合材料層表面上形成FinFET結構的柵指，且所述柵指的寬度自FinFET結構的源極至FinFET結構的漏極逐漸加寬，以增大FinFET結構的耐壓；

刻蝕所述異質結構形成開槽，并于所述開槽中形成FinFET結構的源電極及漏電極，于所述柵指的頂壁和側壁形成柵電極。