[發明專利]柵指漸寬式GaN FinFET結構及其制備方法

有效

• 申請號: 202010319907.X
• 申請日: 2020-04-22
• 公開（公告）號: CN111223928B
• 公開（公告）日: 2020-08-21
• 發明（設計）人: 馬飛;馮光建;蔡永清
• 申請（專利權）人: 浙江集邁科微電子有限公司
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/423;H01L21/335
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 賀妮妮

1.一種柵指漸寬式GaN FinFET結構的制備方法，其特征在于，所述制備方法包括：

提供第一半導體襯底，并于所述第一半導體襯底上外延生長異質結構，且沿所述異質結構生長方向所述異質結構包括Al_xGa_1-xN復合層、In_yAl_1-yN勢壘層、GaN溝道層及In_zGa_1-zN溝道層，其中，0≤x≤1，0.165y0.175，0.1z0.2；

于所述異質結構上沉積鍵合材料層；

提供第二半導體襯底，并基于所述鍵合材料層將所述第一半導體襯底與所述第二半導體襯底鍵合；

去除所述第一半導體襯底，及所述異質結構中的所述Al_xGa_1-xN復合層；

自所述In_yAl_1-yN勢壘層向下刻蝕所述異質結構至所述鍵合材料層表面，以在所述鍵合材料層表面上形成FinFET結構的柵指，且所述柵指的寬度自FinFET結構的源極至FinFET結構的漏極逐漸加寬，以增大FinFET結構的耐壓；

刻蝕所述異質結構形成開槽，并于所述開槽中形成FinFET結構的源電極及漏電極，于所述柵指的頂壁和側壁形成柵電極。

2.根據權利要求1所述的柵指漸寬式GaN FinFET結構的制備方法，其特征在于：所述柵指的寬度自FinFET結構的源極至FinFET結構的漏極線性加寬。

3.根據權利要求2所述的柵指漸寬式GaN FinFET結構的制備方法，其特征在于：所述柵指自FinFET結構的源極至FinFET結構的漏極的線性傾斜角度小于30°。

4.根據權利要求1所述的柵指漸寬式GaN FinFET結構的制備方法，其特征在于：所述第一半導體襯底為Si (111)襯底，所述第二半導體襯底為Si (100) 襯底，所述In_yAl_1-yN勢壘層為In_0.17Al_0.83N勢壘層，所述鍵合材料層為SiO₂層。

5.根據權利要求1所述的柵指漸寬式GaN FinFET結構的制備方法，其特征在于：所述Al_xGa_1-xN復合層中Al組分由下向上逐漸減少，0.3x0.9。

6.根據權利要求1所述的柵指漸寬式GaN FinFET結構的制備方法，其特征在于：所述Al_xGa_1-xN復合層的厚度介于0.4μm~2μm之間，所述In_yAl_1-yN勢壘層的厚度介于5nm~10nm之間，所述GaN溝道層的厚度介于5nm~20nm之間，所述In_zGa_1-zN溝道層的厚度介于5nm~20nm之間，所述鍵合材料層的厚度介于10nm~500nm之間。

7.根據權利要求1所述的柵指漸寬式GaN FinFET結構的制備方法，其特征在于：將所述第一半導體襯底與所述第二半導體襯底鍵合之前還包括，對所述鍵合材料層表面及所述第二半導體襯底層表面進行平坦化、清洗及等離子體激活處理的步驟。

8.根據權利要求1所述的柵指漸寬式GaN FinFET結構的制備方法，其特征在于：采用CMP刻蝕工藝去除所述第一半導體襯底，采用等離子干法刻蝕工藝去除所述Al_xGa_1-xN復合層。

9.根據權利要求1所述的柵指漸寬式GaN FinFET結構的制備方法，其特征在于：形成所述源電極、漏電極及柵電極之后還包括沉積鈍化保護層的步驟。