[發明專利]一種多PLL并聯輸出時鐘同步系統及其工作方法

有效

• 申請號: 202010318324.5
• 申請日: 2020-04-21
• 公開（公告）號: CN111446957B
• 公開（公告）日: 2023-05-09
• 發明（設計）人: 喬家慶;王振宇;劉冰;王華辰;陳帥
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: H03L7/07
• 分類號: H03L7/07;H03L7/08;H03L7/091
• 代理公司: 哈爾濱市陽光惠遠知識產權代理有限公司 23211
• 代理人: 劉景祥

1.一種多PLL并聯輸出時鐘同步系統，其特征在于，所述系統包括多路緩沖器Ⅰ和N個時鐘鎖相環PLL，所述多路緩沖器Ⅰ接收輸入時鐘信號F_i、并將時鐘信號F_i分別傳輸至N個并聯的時鐘鎖相環PLL，每個時鐘鎖相環PLL輸出M個時鐘信號；

一個所述時鐘鎖相環PLL包括鑒相器、環路濾波器、反饋分頻器、壓控振蕩器、多路選擇器、多路緩沖器Ⅱ和多個分頻器，所述鑒相器接收輸入時鐘信號F_i及參考時鐘F_R，所述鑒相器輸出電壓信號V_p至環路濾波器，所述環路濾波器輸出電壓信號V_F至壓控振蕩器，所述壓控振蕩器輸出時鐘信號F_V至多路緩沖器Ⅱ，所述多路緩沖器Ⅱ輸出時鐘信號F_V至多個分頻器，每個所述分頻器輸出時鐘F_X，多個所述輸出時鐘F_X傳輸至多路選擇器，所述多路選擇器輸出反饋時鐘F_B至反饋分頻器，所述反饋分頻器輸出參考時鐘F_R；

所述N個并聯的時鐘鎖相環PLL接收同步脈沖SYNC的脈沖信號，所述同步脈沖SYNC的脈沖信號經過采樣器分別傳輸至分頻器。

2.根據權利要求1所述一種多PLL并聯輸出時鐘同步系統的工作方法，其特征在于，所述方法包括以下步驟，

步驟1：電路完成鎖相達到穩定狀態后，所有壓控振蕩器輸出時鐘信號F_V1~F_VN的工作頻率相同；

步驟2：對所有時鐘鎖相環PLL內部的分頻器進行配置，使得每個時鐘鎖相環PLL的第一通道的輸出時鐘頻率與輸入時鐘F_i的頻率相同，并從多路選擇器中為每個時鐘鎖相環PLL選擇第一通道的輸出時鐘作為反饋時鐘進行鎖相；

步驟3：等待所有時鐘鎖相環PLL完成鎖相達到穩定狀態時，將每個時鐘鎖相環PLL內部的分頻器1配置為不受同步脈沖SYNC影響；

步驟4：在每個時鐘鎖相環PLL中同步脈沖SYNC的輸入路徑上，加入一個采樣器電路；

步驟5：同步脈沖SYNC發出有效脈沖，經過時鐘鎖相環PLL的同步過程后，所有輸出時鐘在同一時刻由無效電平變為有效電平，實現邊沿同步。

3.根據權利要求2所述工作方法，其特征在于，所述步驟2中，反饋分頻器分頻因子配置為1，即有：

其中，F₁₁,F₂₁,…,?F_N1為不同PLL的第一通道的輸出時鐘。

4.根據權利要求2所述工作方法，其特征在于，所述步驟3中當所有時鐘鎖相環PLL完成鎖相并達到穩定狀態時，所有壓控振蕩器輸出時鐘F_V1~F_VN之間同步；單個時鐘鎖相環PLL內部，每個輸出時鐘（F_x1,F_x2,…,?F_xM）均與其內部的壓控振蕩器輸出時鐘F_Vx同步；單個時鐘鎖相環PLL內不同輸出時鐘（F_x1,F_x2,?…,?F_xM）之間不同步；不同PLL的第一通道的輸出時鐘（F₁₁,F₂₁,…,?F_N1）之間相互同步；不同PLL的第一通道的輸出時鐘（F₁₁,F₂₁,?…,?F_N1）與輸入時鐘F_i同步，用符號來表示時鐘之間的同步，即有如下關系：

5.根據權利要求2所述工作方法，其特征在于，所述步驟3中將每個PLL內部的分頻器1配置為不受同步脈沖SYNC影響，即在SYNC的輸入有效時，第一通道的輸出時鐘F₁₁,F₂₁,…,F_N1不會被中斷去執行同步過程，而是會不受影響地持續工作。