[發明專利]包括低K介電層的半導體芯片

在審

• 申請號: 202010316950.0
• 申請日: 2020-04-21
• 公開（公告）號: CN112420644A
• 公開（公告）日: 2021-02-26
• 發明（設計）人: 李瑌真;盧晙鏞;崔慜貞;韓正勛;趙允來
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L21/768
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 張逍遙;薛義丹

1.一種半導體芯片，所述半導體芯片包括：

器件層，位于基底上，器件層包括多個半導體器件；

布線結構和下布線間介電層，均位于器件層上，下布線間介電層圍繞布線結構并且具有比氧化硅的介電常數低的介電常數；

上布線間介電層，位于下布線間介電層上，上布線間介電層具有等于或高于氧化硅的介電常數的介電常數；

隔離凹陷，沿著基底的邊緣，隔離凹陷形成在下布線間介電層的側表面和上布線間介電層的側表面上，隔離凹陷具有處于等于或低于下布線間介電層的底表面的水平的水平的底表面；以及

覆蓋介電層，覆蓋下布線間介電層和上布線間介電層的側表面和隔離凹陷的底表面。

2.根據權利要求1所述的半導體芯片，其中，

基底在平面圖中具有形成矩形形狀的四條邊，并且

覆蓋介電層具有沿著基底的四條邊中的至少一條邊的臺階部。

3.根據權利要求2所述的半導體芯片，其中，

覆蓋介電層的臺階部沿著基底的四條邊延伸。

4.根據權利要求2所述的半導體芯片，其中，

覆蓋介電層的臺階部處于比下布線間介電層的頂表面的水平高的水平，并且處于比上布線間介電層的頂表面的水平低的水平。

5.根據權利要求2所述的半導體芯片，其中，

覆蓋介電層的臺階部處于比上布線間介電層的頂表面的水平高的水平。

6.根據權利要求1所述的半導體芯片，其中，

基底在平面圖中具有形成矩形形狀的四條邊，并且

覆蓋介電層具有沿著基底的四條邊中的一些邊的溝槽部。

7.根據權利要求1所述的半導體芯片，其中，

在隔離凹陷中，下布線間介電層的側表面具有凹凸部，并且

覆蓋介電層包括下覆蓋介電層，下覆蓋介電層覆蓋下布線間介電層的凹凸部，并且共形地覆蓋上布線間介電層的頂表面的至少一部分以及隔離凹陷的內表面和底表面。

8.根據權利要求7所述的半導體芯片，其中，

覆蓋介電層還包括上覆蓋介電層，上覆蓋介電層填充隔離凹陷并且覆蓋下覆蓋介電層。

9.根據權利要求7所述的半導體芯片，其中，

覆蓋介電層還包括上覆蓋介電層，上覆蓋介電層覆蓋下覆蓋介電層的位于上布線間介電層的頂表面上的部分。

10.根據權利要求1所述的半導體芯片，其中，

布線結構包括多個布線層，所述多個布線層包括在所述多個布線層之中處于最低水平的下布線層，并且

下布線層的底表面與下布線間介電層的底表面處于同一水平。

11.根據權利要求1所述的半導體芯片，其中，

布線結構包括多個布線層，所述多個布線層包括在所述多個布線層之中處于最低水平的下布線層，并且

下布線層的頂表面與下布線間介電層的底表面處于同一水平。

12.根據權利要求11所述的半導體芯片，所述半導體芯片還包括：

底墊，位于基底的底表面上；以及

貫穿電極，穿過器件層和基底并且將下布線層電連接到底墊。

13.一種半導體芯片，所述半導體芯片包括：

器件層，位于基底上，器件層包括多個半導體器件；

布線結構和下布線間介電層，均位于器件層上，下布線間介電層圍繞布線結構；

上布線間介電層，位于下布線間介電層上；

隔離凹陷，沿著基底的整個邊緣布置，并且從上布線間介電層的頂表面至少延伸到與下布線間介電層的底表面的水平相同的水平；以及

上覆蓋介電層，填充隔離凹陷，覆蓋上布線間介電層的頂表面的至少一部分，并且具有沿著基底的邊緣的至少一部分的臺階部。