[發明專利]半導體器件的柵極結構及其形成方法

在審

• 申請號: 202010314924.4
• 申請日: 2020-04-21
• 公開（公告）號: CN111987096A
• 公開（公告）日: 2020-11-24
• 發明（設計）人: 程仲良;方子韋
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238;H01L29/06;H01L29/423
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明的實施例公開了具有被配置為提供超低閾值電壓的不同柵極結構的半導體器件的結構以及制造該半導體器件的方法。半導體器件包括分別在第一和第二納米結構層中的第一和第二納米結構溝道區域，以及分別圍繞第一和第二納米結構溝道區域的第一和第二全環柵(GAA)結構。第一GAA結構包括具有第一柵極介電層、Al基的n型功函金屬層、第一金屬覆蓋層和第一柵極金屬填充層的Al基的柵疊件。第二GAA結構包括具有第二柵極介電層、無Al的p型功函金屬層、金屬生長抑制層、第二金屬覆蓋層和第二柵極金屬填充層的無Al的柵疊件。

技術領域

本發明的實施例總體涉及半導體領域，更具體地，涉及半導體器件的柵極結構及其形成方法。

背景技術

隨著半導體技術的進步，對更高存儲容量、更快的處理系統、更高性能和更低成本的需求不斷增長。為了滿足這些需求，半導體行業繼續縮小半導體器件的尺寸，諸如包括平面MOSFET和鰭式場效應晶體管(finFET)的金屬氧化物半導體場效應晶體管(MOSFET)。這種縮小增加了半導體制造工藝的復雜性。

發明內容

本發明的實施例提供了一種半導體器件，包括：襯底；第一納米結構層的第一堆疊件和第二納米結構層的第二堆疊件，其中，所述第一納米結構層和所述第二納米結構層以交替配置布置在所述襯底上；具有相反導電類型的第一外延區域和第二外延區域，分別在所述第一堆疊件和所述第二堆疊件上；第一納米結構溝道區域和第二納米結構溝道區域，分別在所述第一堆疊件的所述第一納米結構層中和所述第二堆疊件的所述第二納米結構層中；以及第一全環柵(GAA)結構和第二全環柵結構，分別圍繞所述第一納米結構溝道區域和所述第二納米結構溝道區域，其中，所述第一全環柵結構包括具有第一柵極介電層、Al基的n型功函金屬層、第一金屬覆蓋層和第一柵極金屬填充層的Al基的柵疊件，并且其中，所述第二全環柵結構包括具有第二柵極介電層、無Al的p型功函金屬層、金屬生長抑制層、第二金屬覆蓋層和第二柵極金屬填充層的無Al的柵疊件。

本發明的另一實施例提供了一種半導體器件，包括：襯底；第一納米結構層的第一堆疊件和第二納米結構層的第二堆疊件，其中，所述第一納米結構層和所述第二納米結構層以交替配置布置在所述襯底上；第一納米結構溝道區域和第二納米結構溝道區域，分別在所述第一堆疊件的所述第一納米結構層中和所述第二堆疊件的所述第二納米結構層中；第一柵極結構，設置在所述第一納米結構溝道區域上，其中，所述第一柵極結構包括具有第一柵極介電層、Al基的n型功函金屬層、第一金屬覆蓋層和第一柵極金屬填充層的Al基的柵疊件；以及第二柵極結構，設置在所述第二納米結構溝道區域上，其中，所述第二柵極結構包括具有第二柵極介電層、無Al的p型功函金屬層、金屬生長抑制層、第二金屬覆蓋層和第二柵極金屬填充層的無Al的柵疊件。

本發明的又一實施例提供了一種制造半導體器件的方法，包括：形成交替配置布置在襯底上的第一納米結構層和第二納米結構層的第一堆疊件和第二堆疊件；在所述第一堆疊件的所述第一納米結構層中和所述第二堆疊件的所述第二納米結構層中分別形成第一納米結構溝道區域和第二納米結構溝道區域；在所述第一納米結構溝道區域上選擇性地形成無Al的p型功函金屬層；在所述無Al的p型功函金屬層上選擇性地沉積金屬生長抑制層；在所述第二納米結構溝道區域上選擇性地沉積Al基的n型功函金屬層；在所述無Al的p型功函金屬層和所述Al基的n型功函金屬層上沉積金屬覆蓋層；以及在所述金屬覆蓋層上沉積無氟的或無氯的柵極金屬填充層。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該指出，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1A和圖1B至圖1D示出了根據一些實施例具有不同柵極結構的半導體器件的等距視圖和截面圖。

圖2A至圖2B示出了根據一些實施例半導體器件的不同配置的截面圖。

圖3是根據一些實施例的用于制造具有不同柵極結構的半導體器件的方法的流程圖。