[發明專利]半導體器件的柵極結構及其形成方法

在審

• 申請號: 202010314924.4
• 申請日: 2020-04-21
• 公開（公告）號: CN111987096A
• 公開（公告）日: 2020-11-24
• 發明（設計）人: 程仲良;方子韋
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238;H01L29/06;H01L29/423
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種半導體器件，包括：

襯底；

第一納米結構層的第一堆疊件和第二納米結構層的第二堆疊件，其中，所述第一納米結構層和所述第二納米結構層以交替配置布置在所述襯底上；

具有相反導電類型的第一外延區域和第二外延區域，分別在所述第一堆疊件和所述第二堆疊件上；

第一納米結構溝道區域和第二納米結構溝道區域，分別在所述第一堆疊件的所述第一納米結構層中和所述第二堆疊件的所述第二納米結構層中；以及

第一全環柵(GAA)結構和第二全環柵結構，分別圍繞所述第一納米結構溝道區域和所述第二納米結構溝道區域，

其中，所述第一全環柵結構包括具有第一柵極介電層、Al基的n型功函金屬層、第一金屬覆蓋層和第一柵極金屬填充層的Al基的柵疊件，并且

其中，所述第二全環柵結構包括具有第二柵極介電層、無Al的p型功函金屬層、金屬生長抑制層、第二金屬覆蓋層和第二柵極金屬填充層的無Al的柵疊件。

2.根據權利要求1所述的半導體器件，其中，所述金屬生長抑制層設置在所述無Al的p型功函金屬層上。

3.根據權利要求1所述的半導體器件，其中，所述金屬生長抑制層與所述無Al的p型功函金屬層物理接觸。

4.根據權利要求1所述的半導體器件，其中，所述金屬生長抑制層圍繞所述第二納米結構溝道區域。

5.根據權利要求1所述的半導體器件，其中，所述Al基的n型功函金屬層與所述第一柵極介電層物理接觸。

6.一種半導體器件，包括：

襯底；

第一納米結構層的第一堆疊件和第二納米結構層的第二堆疊件，其中，所述第一納米結構層和所述第二納米結構層以交替配置布置在所述襯底上；

第一納米結構溝道區域和第二納米結構溝道區域，分別在所述第一堆疊件的所述第一納米結構層中和所述第二堆疊件的所述第二納米結構層中；

第一柵極結構，設置在所述第一納米結構溝道區域上，其中，所述第一柵極結構包括具有第一柵極介電層、Al基的n型功函金屬層、第一金屬覆蓋層和第一柵極金屬填充層的Al基的柵疊件；以及

第二柵極結構，設置在所述第二納米結構溝道區域上，其中，所述第二柵極結構包括具有第二柵極介電層、無Al的p型功函金屬層、金屬生長抑制層、第二金屬覆蓋層和第二柵極金屬填充層的無Al的柵疊件。

7.根據權利要求6所述的半導體器件，其中，所述金屬生長抑制層與所述無Al的p型功函金屬層物理接觸。

8.一種制造半導體器件的方法，包括：

形成交替配置布置在襯底上的第一納米結構層和第二納米結構層的第一堆疊件和第二堆疊件；

在所述第一堆疊件的所述第一納米結構層中和所述第二堆疊件的所述第二納米結構層中分別形成第一納米結構溝道區域和第二納米結構溝道區域；

在所述第一納米結構溝道區域上選擇性地形成無Al的p型功函金屬層；

在所述無Al的p型功函金屬層上選擇性地沉積金屬生長抑制層；

在所述第二納米結構溝道區域上選擇性地沉積Al基的n型功函金屬層；

在所述無Al的p型功函金屬層和所述Al基的n型功函金屬層上沉積金屬覆蓋層；以及

在所述金屬覆蓋層上沉積無氟的或無氯的柵極金屬填充層。

9.根據權利要求8所述的方法，其中，選擇性地形成所述無Al的p型功函金屬層包括：

在所述第一納米結構溝道區域和所述第二納米結構溝道區域上沉積無Al的金屬材料層，其中，所述無Al的金屬材料的功函值更接近于所述第二納米結構溝道區域的價帶能而非所述第二納米結構溝道區域的導帶能；

在所述第一納米結構溝道區域上的所述無Al的金屬材料層的第一部分上選擇性地形成掩蔽層；以及

蝕刻所述第二納米結構溝道區域上的所述無Al的金屬材料層的第二部分。

10.根據權利要求8所述的方法，其中，選擇性地沉積所述金屬生長抑制層包括：

利用金屬前體對所述無Al的p型功函金屬層實施第一浸泡工藝；以及

利用硅前體對所述無Al的p型功函金屬層實施第二浸泡工藝。