[發明專利]半導體存儲器裝置及其制造方法

在審

• 申請號: 202010310485.X
• 申請日: 2020-04-20
• 公開（公告）號: CN112420725A
• 公開（公告）日: 2021-02-26
• 發明（設計）人: 李南宰
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11582
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

提供了半導體存儲器裝置及其制造方法。半導體存儲器裝置的制造方法包括：形成包括柵極層疊結構和溝道結構的初步存儲器單元陣列，其中柵極層疊結構包括交替地層疊在第一基板上的層間絕緣層和導電圖案，并且其中溝道結構具有貫穿柵極層疊結構并延伸到第一基板中的第一端部；形成公共源極線以與溝道結構的第二端部接觸，公共源極線形成在柵極層疊結構的第一表面上；去除第一基板；以及在柵極層疊結構的與柵極層疊結構的第一表面相對的第二表面上形成連接至溝道結構的第一端部的位線。

技術領域

本公開總體上涉及半導體存儲器裝置及其制造方法，并且更具體地，涉及一種三維半導體存儲器裝置及其制造方法。

背景技術

半導體存儲器裝置可以包括具有多個存儲器單元的存儲器單元陣列。為了提高半導體存儲器裝置的集成度，存儲器單元可以三維地布置。與二維半導體存儲器裝置相比，包括三維布置的存儲器單元的三維半導體存儲器裝置由于各種原因而可能具有復雜的制造工藝和劣化的操作可靠性。

發明內容

根據本公開的一方面，提供了一種半導體存儲器裝置，其包括：公共源極線；溝道結構，其從公共源極線在垂直方向上延伸；柵極層疊結構，其圍繞溝道結構，其中，柵極層疊結構包括交替地層疊在公共源極線上的層間絕緣層和導電圖案；以及位線，其設置在柵極層疊結構上并連接至溝道結構，其中，溝道結構包括：中空型溝道層，其具有面對位線的封閉端部和面對公共源極線的開放端部。

根據本公開的另一方面，提供了一種半導體存儲器裝置，其包括：公共源極線；位線，其在垂直方向上與公共源極線間隔開；柵極層疊結構，其包括層間絕緣層和導電圖案，其中，層間絕緣層和導電圖案交替地層疊在公共源極線和位線之間；孔，其貫穿柵極層疊結構，孔具有靠近位線變窄而靠近公共源極線變寬的錐形形狀；存儲器層，其形成在孔的表面上；以及溝道結構，其設置在存儲器層上，溝道結構連接至公共源極線和位線。

根據本公開的又一方面，提供了一種制造半導體存儲器裝置的方法，該方法包括：形成包括柵極層疊結構和溝道結構的初步存儲器單元陣列，其中柵極層疊結構包括交替地層疊在第一基板上的層間絕緣層和導電圖案，并且其中溝道結構具有貫穿柵極層疊結構并延伸到第一基板中的第一端部；形成公共源極線以與溝道結構的第二端部接觸，公共源極線形成在柵極層疊結構的第一表面上；去除第一基板；以及在柵極層疊結構的與柵極層疊結構的第一表面相對的第二表面上形成連接至溝道結構的第一端部的位線。

附圖說明

圖1是示意性地例示根據本公開的實施方式的半導體存儲器裝置的存儲器單元陣列區域和互連區域的立體圖。

圖2是圖1所示的半導體存儲器裝置的截面圖。

圖3A是圖2所示的區域A的放大截面圖，而圖3B是圖2所示的區域B的放大截面圖。

圖4是示意性地例示根據本公開的實施方式的半導體存儲器裝置的制造方法的流程圖。

圖5A至圖5I是例示圖4所示的步驟S1A的實施方式的截面圖。

圖6是例示圖4所示的步驟S1B的實施方式的截面圖。

圖7是例示圖4所示的步驟S3的實施方式的截面圖。

圖8A和圖8B是例示圖4所示的步驟S5的實施方式的截面圖。

圖9A和圖9B是例示圖4所示的步驟S7的實施方式的截面圖。

圖10是例示根據本公開的實施方式的存儲器系統的配置的框圖。

圖11是例示根據本公開的實施方式的計算系統的配置的框圖。

具體實施方式