[發明專利]模數轉換器以及模數轉換方法

有效

• 申請號: 202010301277.3
• 申請日: 2020-04-16
• 公開（公告）號: CN111510144B
• 公開（公告）日: 2023-03-31
• 發明（設計）人: 丁召明
• 申請（專利權）人: 芯海科技（深圳）股份有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 深圳市智圈知識產權代理事務所(普通合伙) 44351
• 代理人: 周獻

1.一種模數轉換器，其特征在于，包括：

電容陣列，所述電容陣列包括M位電容，其中M位所述電容中的第N位電容被配置為冗余電容且第M電容為最高位電容，M、N分別為正整數，并且N小于等于M；

比較器，輸入端連接于所述電容陣列，被配置為對所述輸入端的輸入信號執行多次比較動作，其中，多次所述比較動作中包括冗余比較動作；以及

邏輯控制電路，連接所述比較器以及所述電容陣列，被配置為根據每次所述比較動作得到的一個數字位依次控制所述M位電容翻轉，并根據全部所述比較動作的結果得到至少M個數字位；

其中，所述至少M個數字位中，自第P個數字位起到最低位數字位為冗余數字位，且每一個所述冗余數字位對應一次所述冗余比較動作的結果；所述第P個數字位為所述邏輯控制電路控制所述冗余電容翻轉所對應的數字位；P為大于或等于2的整數；所述邏輯控制電路還被配置為根據所述冗余數字位的值調整最終轉換結果。

2.如權利要求1所述的模數轉換器，其特征在于，所述比較器被配置為在每次所述冗余比較動作期間執行n次重復比較動作，其中n為正整數；所述邏輯控制電路被配置為根據n次重復比較動作結果，確定每次所述冗余比較動作結果對應的所述冗余數字位。

3.如權利要求2所述的模數轉換器，其特征在于，所述邏輯控制電路被配置為在所述比較器每次執行重復比較動作時確定一個重復數字位，所述重復數字位的值為1或0，所述邏輯控制電路根據n個所述重復數字位中1的位數與0的位數，確定每次所述冗余比較動作結果對應的所述冗余數字位。

4.如權利要求3所述的模數轉換器，其特征在于，所述邏輯控制電路被配置為確定n個所述重復數字位中1的位數以及0的位數，當所述1的位數多于所述0的位數時，所述邏輯控制電路將所述冗余數字位置為1；當所述0的位數多于所述1的位數時，所述邏輯控制電路將所述冗余數字位置為0，其中n為奇數。

5.如權利要求1～4任一項所述的模數轉換器，其特征在于，所述邏輯控制電路還被配置為在所述冗余比較動作期間，保持當前位電容的控制信號不變，所述當前位電容為所述邏輯控制電路根據當前冗余比較動作的結果所翻轉的電容。

6.如權利要求1～4任一項所述的模數轉換器，其特征在于，所述邏輯控制電路還被配置為在根據每次所述比較動作得到的一個數字位，從高位至低位依次調整所述M個電容的控制信號。

7.如權利要求1～4任一項所述的模數轉換器，其特征在于，所述M位電容中，前兩位電容的容值相等，第二位至第M位電容的電容值以2的冪次方遞增。

8.如權利要求1～4任一項所述的模數轉換器，其特征在于，所述M位電容中的最低位電容被配置為冗余電容，所述比較器被配置為執行兩次所述冗余比較動作；所述邏輯控制電路被配置為根據全部所述比較動作的結果得到M+1個數字位；其中所述M+1個數字位中的第二個數字位和第一個數字位為所述冗余數字位，且所述第二個 數字位為所述邏輯控制電路控制所述冗余電容翻轉所對應的數字位，所述第一個數字位為最低位數字位。

9.如權利要求8所述的模數轉換器，其特征在于，所述M+1個數字位中的M-1個數字位為非冗余數字位；所述邏輯控制電路還被配置為根據所述M－1個非冗余數字位的值以及兩個所述冗余數字位的值，確定所述最終轉換結果為2a+b－1；其中，a為所述M-1個非冗余數字位的值，b為兩個所述冗余數字位的值。

10.一種模數轉換方法，應用于上述權利要求1～9任一項所述的模數轉換器，其特征在于，包括：

將M位電容中的第N位配置為冗余電容；

對比較器輸入端的輸入信號執行多次比較動作，其中，多次所述比較動作中包括冗余比較動作，M、N分別為正整數且N小于等于M；

根據每次所述比較動作得到的一個數字位依次控制所述M位電容翻轉，并根據全部所述比較動作的結果得到至少M個數字位；其中，所述至少M個數字位中，自第P個數字位起到最低位數字位為冗余數字位，且每一個所述冗余數字位對應一次所述冗余比較動作的結果；所述第P個數字位為所述邏輯控制電路控制所述冗余電容翻轉所對應的數字位；P為大于或等于2的整數；以及

根據所述冗余數字位的值調整最終轉換結果。