[發(fā)明專利]模數(shù)轉(zhuǎn)換器以及模數(shù)轉(zhuǎn)換方法

有效

• 申請?zhí)枺?/td>: 202010301277.3
• 申請日: 2020-04-16
• 公開（公告）號: CN111510144B
• 公開（公告）日: 2023-03-31
• 發(fā)明（設(shè)計）人: 丁召明
• 申請（專利權(quán)）人: 芯海科技（深圳）股份有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 深圳市智圈知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44351
• 代理人: 周獻

本申請實施例提供了一種模數(shù)轉(zhuǎn)換器以及模數(shù)轉(zhuǎn)換方法，該模數(shù)轉(zhuǎn)換器包括電容陣列、比較器以及邏輯控制電路，電容陣列的M位電容中的第N位電容被配置為冗余電容；比較器被配置為對輸入端的輸入信號執(zhí)行多次比較動作，多次比較動作中包括冗余比較動作；邏輯控制電路被配置為根據(jù)每次比較動作得到的一個數(shù)字位依次控制M位電容翻轉(zhuǎn)，并得到至少M個數(shù)字位；至少M個數(shù)字位中，第P個數(shù)字位到最低位數(shù)字位為冗余數(shù)字位，且每一個冗余數(shù)字位對應(yīng)一次冗余比較動作的結(jié)果；第P個數(shù)字位為邏輯控制電路控制冗余電容翻轉(zhuǎn)所對應(yīng)的數(shù)字位；邏輯控制電路還被配置為根據(jù)冗余數(shù)字位的值調(diào)整最終轉(zhuǎn)換結(jié)果。本申請實施例提供的模數(shù)轉(zhuǎn)換器能夠有效提高轉(zhuǎn)換精度。

技術(shù)領(lǐng)域

本申請涉及模擬數(shù)字轉(zhuǎn)換技術(shù)領(lǐng)域，具體涉及一種模數(shù)轉(zhuǎn)換器以及模數(shù)轉(zhuǎn)換方法。

背景技術(shù)

逐次逼近型模數(shù)轉(zhuǎn)換器(Successive Approximation Register ADC，SAR ADC)是一種具有中等轉(zhuǎn)換精度、中等采樣速度的結(jié)構(gòu)，然而在互補金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor，CMOS)制造工藝下，卻能夠保證較低功耗和較小的芯片面積，因此SAR ADC在低功耗領(lǐng)域得到了廣泛的應(yīng)用。但是，低功耗意味著低精度，如何將SAR應(yīng)用在高精度領(lǐng)域是本領(lǐng)域技術(shù)人員亟待解決的問題。

發(fā)明內(nèi)容

鑒于以上問題，本申請實施例提供一模數(shù)轉(zhuǎn)換器以及模數(shù)轉(zhuǎn)換方法，以解決上述技術(shù)問題。

本申請實施例是采用以下技術(shù)方案實現(xiàn)的：

一種模數(shù)轉(zhuǎn)換器，包括電容陣列、比較器以及邏輯控制電路，電容陣列包括M位電容，其中M位電容中的第N位電容被配置為冗余電容且第M電容為最高位電容；比較器的輸入端連接于電容陣列，被配置為對輸入端的輸入信號執(zhí)行多次比較動作，其中，多次比較動作中包括冗余比較動作；邏輯控制電路連接比較器以及電容陣列，被配置為根據(jù)每次比較動作得到的一個數(shù)字位依次控制M位電容翻轉(zhuǎn)，并根據(jù)全部比較動作的結(jié)果得到至少M個數(shù)字位；其中，至少M個數(shù)字位中，自第P個數(shù)字位起到最低位數(shù)字位為冗余數(shù)字位，且每一個冗余數(shù)字位對應(yīng)一次冗余比較動作的結(jié)果；第P個數(shù)字位為邏輯控制電路控制冗余電容翻轉(zhuǎn)所對應(yīng)的數(shù)字位；P為大于或等于2的整數(shù)；邏輯控制電路還被配置為根據(jù)冗余數(shù)字位的值調(diào)整最終轉(zhuǎn)換結(jié)果；M、N分別為正整數(shù)，并且N小于或等于M。

在一些實施方式中，比較器被配置為在每次冗余比較動作期間執(zhí)行n次重復(fù)比較動作，其中n為正整數(shù)；邏輯控制電路被配置為根據(jù)n次重復(fù)比較動作結(jié)果，確定每次冗余比較動作結(jié)果對應(yīng)的冗余數(shù)字位。

在一些實施方式中，邏輯控制電路被配置為在比較器每次執(zhí)行重復(fù)比較動作時確定一個重復(fù)數(shù)字位，重復(fù)數(shù)字位的值為1或0，邏輯控制電路根據(jù)n個重復(fù)數(shù)字位中1的位數(shù)與0的位數(shù)，確定每次冗余比較動作結(jié)果對應(yīng)的冗余數(shù)字位。

在一些實施方式中，邏輯控制電路被配置為確定n個重復(fù)數(shù)字位中1的位數(shù)以及0的位數(shù)，當1的位數(shù)多于0的位數(shù)時，邏輯控制電路將冗余數(shù)字位置為1；當0的位數(shù)多于1的位數(shù)時，邏輯控制電路將冗余數(shù)字位置為0，其中n為奇數(shù)。

在一些實施方式中，邏輯控制電路還被配置為在冗余比較動作期間，保持當前位電容的控制信號不變，當前位電容為邏輯控制電路根據(jù)當前冗余比較動作的結(jié)果所翻轉(zhuǎn)的電容。

在一些實施方式中，邏輯控制電路還被配置為在根據(jù)每次比較動作得到的一個數(shù)字位，從高位至低位依次調(diào)整M個電容的控制信號。

在一些實施方式中，M位電容中，前兩位電容的容值相等，第二位至第M位電容的電容值以2的冪次方遞增。

在一些實施方式中，M位電容中的最低位電容被配置為冗余電容，比較器被配置為執(zhí)行兩次冗余比較動作；邏輯控制電路被配置為根據(jù)全部比較動作的結(jié)果得到M+1個數(shù)字位；其中M+1個數(shù)字位中的第二個數(shù)字位和第一個數(shù)字位為冗余數(shù)字位，且第二位數(shù)字位為邏輯控制電路控制冗余電容翻轉(zhuǎn)所對應(yīng)的數(shù)字位，第一個數(shù)字位為最低位數(shù)字位。