[發(fā)明專利]一種多路收發(fā)機(jī)結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 202010300789.8
• 申請(qǐng)日: 2020-04-16
• 公開(kāi)（公告）號(hào): CN111510175B
• 公開(kāi)（公告）日: 2022-01-07
• 發(fā)明（設(shè)計(jì)）人: 蓋偉新;華倩婷
• 申請(qǐng)（專利權(quán)）人: 北京大學(xué)（天津?yàn)I海）新一代信息技術(shù)研究院
• 主分類號(hào): H04B1/40
• 分類號(hào): H04B1/40;H04L25/03
• 代理公司: 北京辰權(quán)知識(shí)產(chǎn)權(quán)代理有限公司 11619
• 代理人: 付婧

本發(fā)明公開(kāi)了一種多路收發(fā)機(jī)結(jié)構(gòu)，包括：偽隨機(jī)碼模塊，用于生成多路偽隨機(jī)碼數(shù)據(jù)；差分編碼模塊，用于對(duì)偽隨機(jī)碼數(shù)據(jù)進(jìn)行編碼的方式得到并行差分編碼數(shù)據(jù)；并串轉(zhuǎn)換模塊，用于將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)；驅(qū)動(dòng)器模塊，用于將信號(hào)發(fā)送給信道；連續(xù)時(shí)間線性均衡模塊，用于消除前標(biāo)碼間干擾以及減小后標(biāo)碼間干擾拖尾；干擾消除模塊，用于消除第一級(jí)后標(biāo)碼間干擾；解碼模塊，將信號(hào)解碼為二進(jìn)制串行數(shù)據(jù)；串并轉(zhuǎn)換模塊，用于將二進(jìn)制串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)。本發(fā)明能夠同時(shí)均衡信號(hào)中的第一級(jí)后標(biāo)碼間干擾、多級(jí)后標(biāo)碼間干擾及前標(biāo)碼間干擾，還能夠顯著地提高數(shù)據(jù)傳輸速率，符合收發(fā)機(jī)速率不斷提升的發(fā)展趨勢(shì)。

技術(shù)領(lǐng)域

本發(fā)明涉及多路收發(fā)機(jī)結(jié)構(gòu)設(shè)計(jì)技術(shù)領(lǐng)域，更為具體來(lái)說(shuō)，本發(fā)明為一種多路收發(fā)機(jī)結(jié)構(gòu)。

背景技術(shù)

目前，高速收發(fā)機(jī)之間的數(shù)據(jù)傳輸通過(guò)信道傳輸。隨著高速收發(fā)機(jī)的數(shù)據(jù)傳輸速率不斷提高，帶寬受限的信號(hào)會(huì)產(chǎn)生嚴(yán)重的高頻信號(hào)衰減，會(huì)引起碼間干擾，使得接收端的眼圖完全閉合，通信質(zhì)量變差。但由于現(xiàn)有產(chǎn)品結(jié)構(gòu)設(shè)計(jì)存在的局限，現(xiàn)有多路收發(fā)機(jī)對(duì)信號(hào)的碼間干擾的消除能力有限。而且，現(xiàn)有多路收發(fā)機(jī)往往只能傳輸不歸零(NRZ，NonReturn Zero)信號(hào)，其每條信道上傳輸速率一般要低于56Gb/s。所以現(xiàn)有的多路收發(fā)機(jī)無(wú)法滿足高傳輸速率的要求。

因此，如何能夠有效提高多路收發(fā)機(jī)的碼間干擾消除能力且明顯提高多路收發(fā)機(jī)的數(shù)據(jù)傳輸速率，成為了本領(lǐng)域技術(shù)人員亟待解決的技術(shù)問(wèn)題和始終研究的重點(diǎn)。

發(fā)明內(nèi)容

為解決現(xiàn)有多路收發(fā)機(jī)存在的對(duì)信號(hào)的碼間干擾的消除能力有限及傳輸速率不高等問(wèn)題，本發(fā)明創(chuàng)新地提供了一種基于差分編碼與連續(xù)時(shí)間線性均衡的多路收發(fā)機(jī)結(jié)構(gòu)設(shè)計(jì)。基于本發(fā)明設(shè)計(jì)的多路收發(fā)機(jī)產(chǎn)品，可通過(guò)差分編碼消除信號(hào)中的第一級(jí)后標(biāo)碼間干擾且能通過(guò)連續(xù)時(shí)間線性均衡(CTLE，Continue Time Linear Equalizer)消除信號(hào)中的前標(biāo)碼間干擾和后標(biāo)碼間干擾拖尾，而且可支持傳輸四電平脈沖幅度調(diào)制(PAM4)信號(hào)，在帶寬相同的情況下可傳輸更多的數(shù)據(jù)，實(shí)現(xiàn)高于56Gb/s的傳輸速率，符合多路收發(fā)機(jī)速率不斷提升的實(shí)際趨勢(shì)。

為實(shí)現(xiàn)上述技術(shù)目的，本發(fā)明公開(kāi)了一種多路收發(fā)機(jī)結(jié)構(gòu)，該多路收發(fā)機(jī)結(jié)構(gòu)包括發(fā)送機(jī)和接收機(jī)，所述發(fā)送機(jī)包括差分編碼模塊，所述接收機(jī)包括連續(xù)時(shí)間線性均衡模塊和干擾消除模塊；所述差分編碼模塊，用于在信號(hào)發(fā)出前對(duì)信號(hào)進(jìn)行差分編碼；所述連續(xù)時(shí)間線性均衡模塊，用于對(duì)接收的信號(hào)進(jìn)行連續(xù)時(shí)間線性均衡處理；所述干擾消除模塊，用于對(duì)接收的信號(hào)進(jìn)行第一級(jí)后標(biāo)碼間干擾消除處理。

進(jìn)一步地，所述發(fā)送機(jī)還包括偽隨機(jī)碼模塊、并串轉(zhuǎn)換模塊及驅(qū)動(dòng)器模塊，所述接收機(jī)還包括解碼模塊、串并轉(zhuǎn)換模塊；該多路收發(fā)機(jī)結(jié)構(gòu)還包括時(shí)鐘模塊；偽隨機(jī)碼模塊，用于將待發(fā)送的數(shù)據(jù)生成為并行傳輸?shù)亩嗦穫坞S機(jī)碼數(shù)據(jù)；差分編碼模塊，用于對(duì)所述多路偽隨機(jī)碼數(shù)據(jù)進(jìn)行差分編碼，以得到并行差分編碼數(shù)據(jù)；并串轉(zhuǎn)換模塊，用于將所述并行差分編碼數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)；驅(qū)動(dòng)器模塊，用于將所述串行數(shù)據(jù)合成為待發(fā)送的信號(hào)，并將該信號(hào)發(fā)送給相應(yīng)信道；連續(xù)時(shí)間線性均衡模塊，用于消除從信道上接收的信號(hào)中的前標(biāo)碼間干擾和減小從信道上接收的信號(hào)中的后標(biāo)碼間干擾拖尾，以得到均衡后的信號(hào)；干擾消除模塊，用于消除均衡后的信號(hào)中的第一級(jí)后標(biāo)碼間干擾，以得到干擾消除后的信號(hào)；解碼模塊，用于將干擾消除后的信號(hào)解碼為二進(jìn)制串行數(shù)據(jù)；串并轉(zhuǎn)換模塊，用于將所述二進(jìn)制串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)；時(shí)鐘模塊，用于分別為所述差分編碼模塊、所述并串轉(zhuǎn)換模塊、所述干擾消除模塊、所述解碼模塊及所述串并轉(zhuǎn)換模塊提供時(shí)鐘信號(hào)。

進(jìn)一步地，該多路收發(fā)機(jī)結(jié)構(gòu)還包括誤碼檢測(cè)模塊；所述誤碼檢測(cè)模塊，用于檢測(cè)通過(guò)串并轉(zhuǎn)換模塊轉(zhuǎn)換得到的并行數(shù)據(jù)是否為偽隨機(jī)碼數(shù)據(jù)。

進(jìn)一步地，所述差分編碼模塊，還用于通過(guò)多個(gè)鏈路對(duì)將所述并行差分編碼數(shù)據(jù)傳輸至所述并串轉(zhuǎn)換模塊；其中，所述鏈路對(duì)，用于在當(dāng)前時(shí)刻傳輸相同數(shù)據(jù)且在下一時(shí)刻傳輸差分?jǐn)?shù)據(jù)。