[發明專利]一種AD碼字校準方法、裝置、設備及存儲介質在審
| 申請號： | 202010300220.1 | 申請日： | 2020-04-16 |
| 公開（公告）號： | CN111510142A | 公開（公告）日： | 2020-08-07 |
| 發明（設計）人： | 葛海亮;劉鈞鍇 | 申請（專利權）人： | 蘇州浪潮智能科技有限公司 |
| 主分類號： | H03M1/10 | 分類號： | H03M1/10 |
| 代理公司： | 北京集佳知識產權代理有限公司 11227 | 代理人： | 劉翠香 |
| 地址： | 215100 江蘇省蘇州市吳*** | 國省代碼： | 江蘇;32 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 ad 碼字 校準 方法 裝置 設備 存儲 介質 | ||
1.一種AD碼字校準方法，其特征在于，應用于現場可編程門陣列FPGA，所述方法包括：
獲得FPGA板卡上AD器件對信號發生器發出的信號進行模數轉換處理后輸出的初始AD碼字；
基于預先確定的AD碼字校準關系，對所述初始AD碼字進行校準，獲得校準后AD碼字；
將所述校準后AD碼字輸出給上位機。
2.根據權利要求1所述的方法，其特征在于，通過以下步驟預先確定所述AD碼字校準關系：
獲得至少兩組目標信號值和實際信號值，所述目標信號值為：對所述信號發生器發出的信號進行測量得到的信號值，所述實際信號值為：在未經過校準的所述FPGA板卡上實際測量得到的信號值；
對獲得的目標信號值和實際信號值進行擬和，確定實際信號值與目標信號值的擬和關系；
確定所述AD器件的輸入輸出關系；
基于所述擬和關系和所述輸入輸出關系，確定AD碼字校準關系。
3.根據權利要求2所述的方法，其特征在于，所述基于所述擬和關系和所述輸入輸出關系，確定AD碼字校準關系，包括：
根據所述輸入輸出關系，建立校準前AD碼字與實際信號值的第一關系；
根據所述輸入輸出關系，建立校準后AD碼字與目標信號值的第二關系；
將所述第一關系、所述第二關系代入到所述擬和關系中，確定AD碼字校準關系。
4.根據權利要求2所述的方法，其特征在于，還包括：
在達到設定的重新校準觸發條件時，重復執行所述獲得至少兩組目標信號值和實際信號值的步驟。
5.根據權利要求4所述的方法，其特征在于，通過以下步驟確定是否達到所述重新校準觸發條件：
在達到設定的時間間隔時，確定達到所述重新校準觸發條件；
和/或，
在測量結果不符合板卡精度要求時，確定達到所述重新校準觸發條件。
6.根據權利要求1所述的方法，其特征在于，所述AD碼字校準關系中的校準系數在所述FPGA的只讀存儲器ROM或者隨機存取存儲器RAM中存儲。
7.根據權利要求1至6之中任一項所述的方法，其特征在于，還包括：
確定所述FPGA板卡是否需要校準；
如果是，則在所述獲得FPGA板卡上AD器件對信號發生器發出的信號進行模數轉換處理后輸出的初始AD碼字之后，執行所述基于預先確定的AD碼字校準關系，對所述初始AD碼字進行校準，獲得校準后AD碼字，及所述將所述校準后AD碼字輸出給上位機的步驟；
否則，在所述獲得FPGA板卡上AD器件對信號發生器發出的信號進行模數轉換處理后輸出的初始AD碼字之后，將所述初始AD碼字輸出給所述上位機。
8.一種AD碼字校準裝置，其特征在于，應用于現場可編程門陣列FPGA，所述裝置包括：
初始碼字獲得單元，用于獲得FPGA板卡上AD器件對信號發生器發出的信號進行模數轉換處理后輸出的初始AD碼字；
校準后碼字獲得單元，用于基于預先確定的AD碼字校準關系，對所述初始AD碼字進行校準，獲得校準后AD碼字；
校準后碼字輸出單元，用于將所述校準后AD碼字輸出給上位機。
9.一種AD碼字校準設備，其特征在于，包括：
存儲器，用于存儲計算機程序；
處理器，用于執行所述計算機程序時實現如權利要求1至7任一項所述AD碼字校準方法的步驟。
10.一種計算機可讀存儲介質，其特征在于，所述計算機可讀存儲介質上存儲有計算機程序，所述計算機程序被處理器執行時實現如權利要求1至7任一項所述AD碼字校準方法的步驟。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于蘇州浪潮智能科技有限公司，未經蘇州浪潮智能科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202010300220.1/1.html，轉載請聲明來源鉆瓜專利網。
