[發明專利]一種反熔絲電路

在審

• 申請號: 202010295612.3
• 申請日: 2020-04-15
• 公開（公告）號: CN113540045A
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 詹奕鵬;馮玲;許玉媛
• 申請（專利權）人: 合肥晶合集成電路股份有限公司
• 主分類號: H01L23/62
• 分類號: H01L23/62;H01L27/02
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 朱艷

本發明是涉及一種反熔絲電路。此反熔絲電路包括：多個晶體管；多個電容，其中兩個所述晶體管及一個所述電容串聯構成一反熔絲單元，多個所述反熔絲單元形成一反熔絲陣列；限流晶體管，其一端串聯于所述反熔絲陣列的一端與所述電容連接；控制電路，連接所述限流晶體管的另一端。本發明解決了傳統反熔絲電路中多存在冗余字節(tail bit)過多及電流分布不穩定等問題。

技術領域

本發明屬于半導體技術領域，特別是涉及一種反熔絲電路。

背景技術

隨著半導體技術的不斷發展，反熔絲(Anti-fuse)技術已經吸引了很多發明者、IC設計者和制造商的顯著關注。反熔絲是可改變導電狀態的結構，或者換句話說，反熔絲是從不導電狀態改變為導電狀態的電子器件。等同地，二元狀態可以是響應于電應力(如編程電壓或編程電流)的高電阻和低電阻中的任一種。反熔絲器件可以被布置在存儲陣列中，由此形成普遍公知的一次可編程(One Time Programable，OTP)存儲器。

反熔絲的可編程芯片技術提供了晶體管之間的穩定導電路徑，相對于常規的保險絲的熔鏈接方法來說，反熔絲技術通過分裂導電路徑斷開一個導電電路，反熔絲通過生成一個導電通道來閉合電路。利用反熔絲的導通與否，可以實現選擇性地將控制電路的部分連接在一起，從而可以將先前未連接的器件使用到控制電路中；還可以利用反熔絲的導通與否實現信息存儲，反熔絲作為一種新型的存儲結構，與傳統CMOS結構存儲器相比，它可以提供一種高電路密度、低功耗、非易失性編程和高可靠性、高壽命的組合；反熔絲還可以提供用于進行邏輯操作的不同的電阻值。

然而，現存的反熔絲電路多存在冗余字節(tailbit)過多及電流分布不穩定等問題，本發明提供一種反熔絲電路，以解決上述技術問題。

發明內容

本發明的目的是提供一種反熔絲電路，解決了現有技術冗余字節過多及電流分布不穩定的技術問題。

為解決上述技術問題，本發明是通過以下技術方案實現：

本發明提供一種反熔絲電路，其包括：

多個晶體管；

多個電容，其中兩個所述晶體管及一個所述電容串聯構成一反熔絲單元，多個所述反熔絲單元形成一反熔絲陣列；

限流晶體管，其一端串聯于所述反熔絲陣列的一端與所述電容連接；

控制電路，連接所述限流晶體管的另一端。

在本發明的一個實施例中，晶體管的數量不少于兩個。

在本發明的一個實施例中，所述限流晶體管包括輸入輸出金屬氧化物半導體(I/OMOS)晶體管。

在本發明的一個實施例中，所述限流晶體管包括核心金屬氧化物半導體(coreMOS)晶體管。

在本發明的一個實施例中，所述限流晶體管包括雙擴散金屬氧化物半導體晶體管(DMOS)。

在本發明的一個實施例中，所述限流晶體管包括N型金屬氧化物半導體晶體管或P型金屬氧化物半導體晶體管。

在本發明的一個實施例中，所述反熔絲單元包括兩個晶體管及一個電容。

在本發明的一個實施例中，所述反熔絲陣列至少包括兩個所述反熔絲單元。

在本發明的一個實施例中，所述反熔絲陣列具有連接所述反熔絲單元的多條第一方向的連接線和多條第二方向的連接線。

在本發明的一個實施例中，所述限流晶體管的阻值介于100歐姆至10000歐姆之間。

在本發明的一個實施例中，所述控制電路為trim電路。

在本發明的一個實施例中，所述控制電路配置為控制所述限流晶體管的電路。