[發明專利]一種FPGA通用IO接口測試的設備和方法

有效

• 申請號: 202010263048.7
• 申請日: 2020-04-07
• 公開（公告）號: CN111338326B
• 公開（公告）日: 2022-11-11
• 發明（設計）人: 段愛霞;段美霞;段艷玲;楊媚;江勇;黃永志;白娟;姚淑霞;杜愛國
• 申請（專利權）人: 華北水利水電大學
• 主分類號: G05B23/02
• 分類號: G05B23/02
• 代理公司: 鄭州聯科專利事務所(普通合伙) 41104
• 代理人: 劉建芳

本發明公開了一種FPGA通用IO接口測試的設備和方法，包括工控機和測試硬件平臺；所述的測試硬件平臺包括電源模塊電路、信號源模塊電路、測試夾具、激勵FPGA1，A/D采集模塊電路、控制CPU、LAN接口電路和IO性能測試接口電路。本發明通過工控機作為系統上位機，同時通過下位機CPU控制信號源電路模塊產生同源時鐘系統時鐘，激勵FPGA1中的并行配置控制器加載待測試FPGA2測試用例，激勵FPGA1中的測試向量隨待測試FPGA2測試用例而變化，從而實現FPGA芯片通用IO接口研制和篩選抽測階段的一種全功能，關鍵性能參數測試，低成本且有效的測試。

技術領域

本發明涉及接口測試技術領域，尤其涉及一種FPGA通用IO接口測試的設備和方法。

背景技術

目前，FPGA的通用IO接口測試包括功能測試和性能測試，通用IO口的功能測試包括： IO口組合電路功能測試、三態門功能測試等。性能測試包括直流參數，交流參數的測試。

通常FPGA芯片流片回來后需要對FPGA芯片進行功能和性能的全覆蓋測試，芯片的測試是FPGA芯片設計生產中相當重要的環節，芯片的測試往往有多種方案，例如搭建電路板連接專項測試儀器進行特定方面的功能和性能測試，使用專業的自動測試儀ATE進行測試，或者針對測試項目自行設計專用測試設備進行測試等。

規模化成品芯片的測試，如FPGA片內常規資源（CLB、BRAM、DSP、IO等）的功能測試一般采用ATE測試，這也是目前業界測試所采用的一種常規測試方法，但這種測試需要使用的測試機臺的費用非常昂貴，而且主要是進行功能測試，并不能進行性能測試。如果要進行通用IO的關鍵性能測試，如最大工作速率，頻域方面的參數特性，IO口模擬電平參數等則由于ATE的性能指標不夠，其無法實現。

尤其在FPGA芯片前期研制階段和篩選抽測階段，實際是僅需對FPGA芯片的功能進行全覆蓋測試，關鍵性能參數進行測試，如最大工作速率，輸入輸出交直流電平參數等。現有的設備中，使用通用的專項測試儀器，對FPGA芯片通用IO接口進行測試時，可以完成這些測試，但上述測試也存在使用儀器種類過多，測試儀器價格昂貴，測試成本過高的問題。尤其是在整個研制和和篩選抽測階段，均采用專項測試儀器，會導致測試過度的問題，而且此階段測試的FPGA加載通常是通過USB JTAG重復下載，此下載方式和并行配置方式相比較而言，配置時間花費過多，而且工作處于串行工作方式，導致測試時間過長。

使用現有的測試裝置對工廠流片回來的FPGA芯片通用IO接口參數進行測試時，使用ATE測試機臺進行測試時存在ATE測試機臺一般適用于低頻段功能測試，對性能測試，尤其是交流參數測試時，測試精度較低，頻率參數不能夠覆蓋通用IO口參數的全頻率段的問題。另外ATE測試存在成本昂貴的問題，通常適用于批量化、規模化測試。在芯片試制摸底階段，并不能夠滿足通用IO模塊快速摸底測試的需求。

因此需要設計一種專用的FPGA通用IO測試硬件平臺，克服現有測試平臺需要測試儀器數量多、測試成本高和測試效率低的問題。

本發明的目的在于通過專用軟件、自行研發的FPGA通用IO測試硬件平臺。在通用IO測試硬件平臺上包含電源模塊、信號源模塊、A/D數據采集模塊、誤碼測試模塊等功能模塊，在PCB上完成專項測試儀器的主要測試功能，從而減少通用測試儀器的使用，降低成本，實現全自動化測試。采用軟件控制方式，全自動的實現對常規IO口芯片功能全覆蓋測試，關鍵性能參數的測試，減少專項測試儀器的使用，縮短測試時間，大幅度提高在研制和抽測階段FPGA芯片通用IO口的測試效率。

發明內容

本發明的目的是提供一種FPGA通用IO接口測試的設備和方法，能夠完成專項儀器的主要測試功能，從而減少通用測試儀器的使用，降低成本實現全自動化測試。

本發明采用的技術方案為：