[發明專利]一種用于存儲器或存內計算的陣列單元結構及其工作方法

有效

• 申請號: 202010247625.3
• 申請日: 2020-03-31
• 公開（公告）號: CN111462798B
• 公開（公告）日: 2022-06-14
• 發明（設計）人: 解玉鳳;王渝;胡顯武;馮佳韻;吳丹青;李東洋
• 申請（專利權）人: 復旦大學
• 主分類號: G11C16/04
• 分類號: G11C16/04;G11C16/12
• 代理公司: 上海德昭知識產權代理有限公司 31204
• 代理人: 盧泓宇

本發明提供一種存儲器或存內計算的陣列單元結構，其特征在于，包括：第一晶體管；第二晶體管；以及電阻變化特性器件，為在包括電流、電壓、磁場的外部作用下其等效阻值可以在高阻和低阻之間變化的特性器件。其中，第一晶體管和第二晶體管的源極連接地線、連接電源線或作為計算源線(CSL)連接外界輸入。利用晶體管選用NMOS和PMOS的不同以及連接方式的不同，實現特定電壓條件下在存儲器低阻態或高阻態時開啟或關閉，實現計算位線(CBL)電流的抽取或注入，從而有效解決了低阻態或高阻態的波動問題，同時克服了存內計算中非線性問題。

技術領域

本發明屬于信息技術領域，涉及一種陣列單元結構及其操作方法，具體涉及一種用于存儲器或存內計算的陣列單元結構及其操作方法。

背景技術

近年來在存儲器內部實現計算功能，簡稱存內計算，成為研究熱點。存內計算被普遍認為能夠解決傳統馮諾依曼結構計算的存儲瓶頸和功耗瓶頸問題。

根據現有研究，多種類型的存儲器均具有存內計算的潛力。例如靜態隨機存儲器SRAM具有純邏輯工藝的優點，成為存內計算的重要介質，但是其單元面積大、具有易失性。而新興的電阻隨機存儲器RRAM和磁隨機存儲器MRAM等具有阻變特性的存儲器件，由于非易失性、訪問速度快、單元面積小等優勢，成為重要的存內計算選項。

現有的相關存內計算技術包括：使用8TSRAM結構進行存內計算，其單元面積大，對于實現大規模計算陣列有困難，且有數據易失性。使用傳統1T1R單元陣列結構，無法避免低阻態波動問題，同時也存在計算源線或者計算位線電流飽和的非線性效應，其計算規模受到限制。使用RRAM Crossbar單元結構進行存內計算操作，存在不可避免的讀電流串擾問題，可靠性低。使用1T1R或者1TnR陣列單元結構，進行存內計算，存在同0中論文相同的低阻態波動和電流飽和非線性效應。

由此可見，在現有的存內計算架構和實現中，存在兩個突出問題。第一，阻變類的存儲器存在著一定范圍的阻值波動，對存內計算的性能有較大影響；第二，現有RRAM、MRAM存儲器中多采用的1T1R、1TnR等單元結構，存在電流或電壓飽和的非線性現象，使得存內計算的規模無法擴大。

發明內容

為解決上述問題，提供一種用于存儲器或存內計算的陣列單元結構及其工作方法，本發明采用了如下技術方案：

本發明提供了一種用于存儲器或存內計算的陣列單元結構，其特征在于，第一晶體管；第二晶體管；以及電阻變化特性器件，為在包括電流、電壓、磁場的外部作用下其等效阻值可以在高阻和低阻之間變化的特性器件，其中，第一晶體管和第二晶體管的源極連接地、連接電源或作為計算源線連接外界輸入，第一晶體管的柵極連接字線，源極連接源線，漏極與電阻變化特性器件的一端相連接，電阻變化特性器件的另一端連接位線，第二晶體管為NMOS，源極連接地線，柵極連接第一晶體管的漏極，漏極連接計算位線，或第二晶體管為NMOS，源極連接計算源線，柵極連接第一晶體管的漏極，漏極連接計算位線，或第二晶體管為PMOS，源極連接電源線，柵極連接第一晶體管的漏極，漏極連接計算位線，或第二晶體管為PMOS，源極連接計算源線，柵極連接第一晶體管的漏極，漏極連接計算位線，根據第二晶體管的閾值開關特性抑制電阻變化特性器件的高阻態電阻值波動或低阻態電阻值波動，并根據電阻變化特性器件的高阻態和低阻態轉換為存內計算所需的電流信號作用于計算位線或計算源線。

本發明提供的一種用于存儲器或存內計算的陣列單元結構，還可以具有這樣的特征，其中，其中，第一晶體管和第二晶體管為標準閾值晶體管、低閾值晶體管或高閾值晶體管。

本發明提供的一種用于存儲器或存內計算的陣列單元結構，還可以具有這樣的特征，其中，其中，具有電阻變化特性器件為阻變器件、磁性通道結器件、二維器件或浮柵類器件。