[發明專利]一種用于存儲器或存內計算的陣列單元結構及其工作方法有效
| 申請號: | 202010247625.3 | 申請日: | 2020-03-31 |
| 公開(公告)號: | CN111462798B | 公開(公告)日: | 2022-06-14 |
| 發明(設計)人: | 解玉鳳;王渝;胡顯武;馮佳韻;吳丹青;李東洋 | 申請(專利權)人: | 復旦大學 |
| 主分類號: | G11C16/04 | 分類號: | G11C16/04;G11C16/12 |
| 代理公司: | 上海德昭知識產權代理有限公司 31204 | 代理人: | 盧泓宇 |
| 地址: | 200433 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 用于 存儲器 計算 陣列 單元 結構 及其 工作 方法 | ||
1.一種用于存儲器或存內計算的陣列單元結構工作方法,其特征在于,具體步驟如下:
第一晶體管的柵極連接字線,源極連接源線,漏極與電阻變化特性器件的一端相連接,所述電阻變化特性器件的另一端連接位線,
第二晶體管選用NMOS,其源極連接地線,柵極連接第一晶體管的漏極,漏極連接計算位線,
當源線電壓大于位線電壓時,若所述電阻變化特性器件為高阻,則所述第二晶體管的柵極電壓為高電壓,此時所述第二晶體管能夠開啟,并將計算位線抽取或注入一部分電流;若所述電阻變化特性器件為低阻,則所述第二晶體管的柵極電壓為低電壓,此時所述第二晶體管無法開啟,從而抵抗低阻態波動,
當源線電壓小于位線電壓時,若所述電阻變化特性器件為低阻,則所述第二晶體管的柵極電壓為高電壓,此時所述第二晶體管能夠開啟,并將計算位線抽取或注入一部分電流;若所述電阻變化特性器件為高阻,則所述第二晶體管的柵極電壓為低電壓,此時所述第二晶體管無法開啟,從而抵抗高阻態波動。
2.一種用于存儲器或存內計算的陣列單元結構工作方法,其特征在于,具體步驟如下:
第一晶體管的柵極連接字線,源極連接源線,漏極與電阻變化特性器件的一端相連接,所述電阻變化特性器件的另一端連接位線,
第二晶體管選用NMOS,其源極連接計算源線,柵極連接第一晶體管的漏極,漏極連接計算位線,
當源線電壓大于位線電壓時,若所述電阻變化特性器件為低阻,則所述第二晶體管的柵極電壓為低電壓,此時無論計算源線為高電壓還是低電壓,所述第二晶體管無法開啟,從而抵抗低阻態波動;若所述電阻變化特性器件為高阻,則所述第二晶體管的柵極電壓為高電壓,此時當計算源線或者計算位線為低電壓時,所述第二晶體管能夠開啟,將計算位線電流抽取或者注入,從而實現存內計算
當源線電壓小于位線電壓時,若所述電阻變化特性器件為高阻,則所述第二晶體管的柵極電壓為低電壓,此時無論計算源線為高電壓還是低電壓,所述第二晶體管無法開啟,從而抵抗高阻態波動;若所述電阻變化特性器件為低阻,則所述第二晶體管的柵極電壓為高電壓,此時當計算源線或者計算位線為低電壓時,所述第二晶體管能夠開啟,將計算位線電流抽取或者注入,從而實現存內計算。
3.一種用于存儲器或存內計算的陣列單元結構工作方法,其特征在于,具體步驟如下:
第一晶體管的柵極連接字線,源極連接源線,漏極與電阻變化特性器件的一端相連接,所述電阻變化特性器件的另一端連接位線,
第二晶體管選用PMOS,其源極連接電源線,柵極連接第一晶體管的漏極,漏極連接計算位線,
當源線電壓大于位線電壓時,若所述電阻變化特性器件為低阻,則所述第二晶體管的柵極電壓為低電壓,此時所述第二晶體管能夠開啟,并將計算位線抽取或者注入一部分電流;若所述電阻變化特性器件為高阻,則所述第二晶體管的柵極電壓為高電壓,此時所述第二晶體管無法開啟,從而抵抗高阻態波動,
當源線電壓小于位線電壓時,若所述電阻變化特性器件為高阻,則所述第二晶體管的柵極電壓為低電壓,所述第二晶體管能夠開啟,并將計算位線抽取或者注入一部分電流;若所述電阻變化特性器件為低阻,則所述第二晶體管的柵極電壓為高電壓,所述第二晶體管無法開啟,從而抵抗低阻態波動。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于復旦大學,未經復旦大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010247625.3/1.html,轉載請聲明來源鉆瓜專利網。





