[發明專利]芯片封裝結構的制作方法

在審

• 申請號: 202010230877.5
• 申請日: 2020-03-27
• 公開（公告）號: CN113725086A
• 公開（公告）日: 2021-11-30
• 發明（設計）人: 周輝星
• 申請（專利權）人: 矽磐微電子（重慶）有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L21/60
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 張相欽

本發明提供了一種芯片封裝結構的制作方法，包括：將預布線基板置于多晶粒封裝結構上，預布線基板中的每個單元區包括布線區與空白區，空白區對應于多晶粒封裝結構中的內焊盤；在空白區形成第一開口，在第一開口內填充第一導電材料層以電連接布線區中的導電線與內焊盤；在導電線上形成外引腳；切割形成多個芯片封裝結構。將需要在晶粒活性面上形成的布線層轉移到預布線基板，預布線基板包括復雜電路，這些復雜電路嵌入在封裝結構中，可提高整個封裝結構的性能。預布線基板可在封裝之前進行良率測試，避免已知不良的預布線基板進行封裝；以及其制作過程獨立于封裝過程，可節省整個封裝時間。

技術領域

本發明涉及芯片封裝技術領域，尤其涉及一種芯片封裝結構的制作方法。

背景技術

近年來，隨著電路集成技術的不斷發展，電子產品越來越向小型化、智能化、高性能以及高可靠性方向發展。封裝技術不但影響產品的性能，而且還制約產品的小型化。

現有芯片封裝方法中，通常包括：將晶粒排布在載板上，形成包覆和連結晶粒的塑封層；然后脫去載板，在晶粒的活性面上通過濺射、甩膠、光刻、電鍍、剝膜、蝕刻等步驟形成金屬再布線層；最后進行切割形成單顆封裝好的芯片。

這種常用的封裝方法，如果芯片內部電路結構復雜，再布線層中的布線密度高，由此會產生因為芯片表面積太小而導致布線困難；另外，由于布線過于密集容易導致微細布線圖易產生短路，從而影響產品的良率，同時，芯片的使用壽命也較低。特別是在需要形成多層布線層的情況下，由于工藝的復雜使過程難以管控。

有鑒于此，本發明提供一種新的芯片封裝結構的制作方法，以至少解決上述一個技術問題。

發明內容

本發明的發明目的是提供一種芯片封裝結構的制作方法，提升芯片封裝結構的性能。

為實現上述目的，本發明一方面提供一種芯片封裝結構的制作方法，包括：

提供多晶粒封裝結構，所述多晶粒封裝結構包括多個晶粒以及包埋所述多個晶粒的第一塑封層，每一所述晶粒的活性面暴露在所述第一塑封層外，所述活性面具有內焊盤；

提供預布線基板，所述預布線基板包括多個單元區，每個所述單元區包括布線區與空白區；

將所述預布線基板置于所述多晶粒封裝結構上，至少部分個所述空白區對應于所述內焊盤；在對應所述內焊盤的所述空白區形成第一開口，以暴露所述內焊盤；在所述第一開口內填充第一導電材料層以電連接所述布線區中的導電線與所述內焊盤；

在所述導電線上形成外引腳以形成多芯片封裝結構；

沿所述預布線基板相鄰單元區之間的切割道切割所述多芯片封裝結構形成多個芯片封裝結構。本方案中，將需要在晶粒活性面上形成的布線層轉移到預布線基板，預布線基板包括復雜電路，這些復雜電路通過導電材料填充開口以與晶粒活性面上的內焊墊電連接而嵌入封裝結構中，可提高整個封裝結構的性能。進一步地，提供預成型的預布線基板，可在封裝之前進行良率測試，避免使用已知不良的預布線基板進行封裝。再進一步地，預布線基板為預制基板，其制作過程獨立于封裝過程進行，可節省整個封裝工藝的封裝時間。

可選地，所述多晶粒封裝結構的制作方法包括：

提供載板和多個晶粒，每一所述晶粒包括活性面，所述活性面具有內焊盤；將所述多個晶粒的活性面固定于所述載板；

在所述各個晶粒以及各個晶粒之間的載板表面形成包埋所述各個晶粒的第一塑封層，去除所述載板。

可選地，所述導電線為再布線層。再布線層使得外引腳能夠重新布局到芯片封裝結構表面間距更寬松的區域，換言之能使得外引腳的設置更合理。將再布線層中的細微布線轉移到預布線基板上進行，可以減小短路的概率，增加產品的良率，同時可減少再布線層的層數，降低工藝復雜程度。