[發明專利]用于高速互連的有序集

在審

• 申請號: 202010230757.5
• 申請日: 2020-03-27
• 公開（公告）號: CN111930664A
• 公開（公告）日: 2020-11-13
• 發明（設計）人: D·達斯夏爾馬
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 賈麗萍

1.一種裝置，包括：

物理(PHY)層電路，其用于對物理層分組進行解碼，其中，所述物理層分組包括：

對應于第一有序集的第一位序列，以及

對應于第二有序集的第二位序列，所述第一位序列緊鄰所述第二位序列，

其中，所述第一有序集包括八個字節，并且所述第二有序集包括八個字節；以及

物理層電路，其用于基于所述第一位序列和所述第二位序列與所述第一位序列和所述第二位序列的期望值的比較來確定所述第一位序列和所述第二位序列中是否存在位錯誤。

2.根據權利要求1所述的裝置，其中，所述第一有序集在預定的有序集間隔被接收。

3.根據權利要求2所述的裝置，其中，所述預定的有序集間隔在流控制單位(flit)之后出現。

4.根據權利要求1所述的裝置，包括PHY層電路，其用于：

讀取所述第一有序集的八個字節；并且

校驗所述八個字節中的五個字節是否與預期的有序集類型匹配。

5.根據權利要求4所述的裝置，包括PHY層電路，其用于：

確定所述八個字節中的五個字節與預期的有序集類型不匹配；并且

進入鏈路恢復狀態。

6.根據權利要求4所述的裝置，包括PHY層電路，其用于：

確定所述八個字節中的五個字節與電空閑有序集(EIOS)匹配；并且

在所述第二有序集之后進入低功率狀態。

7.根據權利要求4所述的裝置，包括PHY層電路，其用于：

確定字節八個中的五個字節與電空閑退出有序集(EIEOS)匹配；并且

在所述第二有序集之后進入鏈路恢復狀態。

8.根據權利要求4所述的裝置，包括PHY層電路，其用于：

確定所述八個字節中的五個字節與跳過有序集(SKP OS)匹配；

讀取所述第二有序集；并且

從所述第二有序集中確定有序集的類型。

9.根據權利要求8所述的裝置，包括PHY層電路，其用于：

確定所述第二有序集與跳過端有序集(SKP_END OS)匹配；

將跟隨所述SKP_END OS的接下來的八個字節標識為PHY有效負載；

將跟隨所述PHY有效負載的接下來的八個字節標識為復制的PHY有效負載；并且

確定數據流跟在跟隨所述SKP_END OS的所述PHY有效負載之后。

10.根據權利要求8所述的裝置，包括PHY層電路，其用于：

確定所述第二有序集與SKP OS匹配；

繼續針對SKP OS而校驗跟隨所述第二有序集的字節；

確定超過56個字節包括SKP OS；并且

使鏈路進入恢復狀態。

11.根據權利要求8所述的裝置，包括PHY層電路，其用于：

確定所述第二有序集與SKP OS匹配；

確定跟隨所述第二有序集的八個字節中的五個字節與跳過端有序集(SKP_END OS)匹配；

將跟隨所述SKP_END OS的接下來的八個字節標識為PHY有效負載；并且

確定數據流跟在跟隨所述SKP_END OS的所述PHY有效負載之后。

12.根據權利要求11所述的裝置，包括PHY層電路，其用于：

將跟隨所述PHY有效負載的接下來的八個字節標識為復制的PHY有效負載。

13.根據權利要求1所述的裝置，其中，所述第一有序集包括八個字節，并且所述第二有序集包括八個字節，所述第一有序集和所述第二有序集包括電空閑退出有序集(EIEOS)；所述端口用于：

接收兩個附加EIEOS；

接收用于鏈路訓練的32個訓練序列有序集。