[發明專利]當鎖相環在閉環下操作時執行動態頻率縮放的方法和設備

在審

• 申請號: 202010230608.9
• 申請日: 2020-03-27
• 公開（公告）號: CN111953341A
• 公開（公告）日: 2020-11-17
• 發明（設計）人: 普拉文·摩薩利坎蒂;沃恩·J·格羅斯尼克;賽義德·費魯茲·賽義德法魯克;馬克·內登加德;納賽爾·A·庫爾德
• 申請（專利權）人: 英特爾公司
• 主分類號: H03L7/093
• 分類號: H03L7/093;H03L7/095;H03L7/099
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 宗曉斌

本文涉及當鎖相環在閉環下操作時執行動態頻率縮放的方法和設備。提供了用于轉變到目標時鐘頻率和相關聯的目標電壓的動態電壓頻率縮放。通過使用離散可變大小的步進逐漸地改變所述時鐘頻率、同時適當地動態地切換到較快或較慢的基準時鐘頻率以使頻率軌跡與系統要求一致來執行到不同時鐘頻率的動態電壓頻率縮放。

技術領域

本公開涉及計算機系統的電源管理并且具體地涉及動態電壓頻率縮放(dynamicvoltage frequency scaling)。

背景技術

為了最佳性能和電源效率，處理器可以被配置為利用取決于計算機系統中的工作負載的一系列不同的時鐘頻率和相關聯的電壓來進行操作。動態電壓頻率縮放是被實現在計算機系統中的技術，用于通過動態地修改處理器的時鐘頻率和相關聯的電壓來管理計算機系統的功耗。可以基于計算機系統上的工作負載來動態地選擇頻率和電壓工作點。例如，計算機系統上的工作負載可以是用于視頻會議的應用和/或用于編輯文檔的應用。每個頻率和電壓工作點可以被稱為性能狀態(P狀態)。對于具有0-n個電源狀態的處理器，P狀態0(P0)可以提供最大功率和頻率，并且P狀態n(Pn)可以提供最低功率和頻率。

發明內容

本公開的第一方面提供了一種設備，包括：鎖相環，所述鎖相環用于生成輸出時鐘，所述輸出時鐘具有取決于基準時鐘和反饋時鐘的頻率；以及頻率慢行電路，所述頻率慢行電路以通信方式耦合到所述鎖相環，以動態地選擇所述基準時鐘和所述反饋時鐘，從而以離散可變大小的頻率步進來調整所述頻率，直到所述頻率處于目標頻率為止。在一個實施例中，所述鎖相環在所述頻率被調整的同時在閉環下操作。在一個實施例中，所述頻率在相關聯的電壓逐漸地斜升到目標電壓的同時增加。在一個實施例中，所述頻率在相關聯的電壓逐漸地斜降到目標電壓的同時減小。在一個實施例中，所述鎖相環是模擬的。在一個實施例中，所述鎖相環是數字的。在一個實施例中，頻率步進的大小取決于最接近的更快基準時鐘。在一個實施例中，頻率步進的大小被選擇為不過沖所述目標頻率。在一個實施例中，頻率步進的大小被選擇為不下沖(undershoot)所述目標頻率。

本公開的第二方面提供了一種方法，所述方法包括：通過鎖相環來生成輸出時鐘，所述輸出時鐘具有取決于基準時鐘和反饋時鐘的頻率；以及動態地選擇所述基準時鐘和所述反饋時鐘，來以離散可變大小的頻率步進來調整所述頻率，直到所述頻率處于目標頻率為止。

本公開的第三方面提供了至少一種機器可讀存儲介質，包括多個指令，所述指令響應于被系統執行而使得所述系統執行根據本公開的第二方面所述的方法。

本公開的第四方面提供了一種設備，包括用于執行根據本公開的第二方面所述的方法的模塊。

本公開的第五方面提供了一種系統，包括處理器，所述處理器包括：鎖相環，所述鎖相環用于生成輸出時鐘，所述輸出時鐘具有取決于基準時鐘和反饋時鐘的頻率；以及頻率慢行電路，所述頻率慢行電路以通信方式耦合到所述鎖相環，以動態地選擇所述基準時鐘和所述反饋時鐘，從而以離散可變大小的頻率步進來調整所述頻率，直到所述頻率處于目標頻率為止。該系統還包括顯示器，所述顯示器以通信方式耦合到所述處理器。

附圖說明

隨著以下詳細描述繼續進行，并且在參考附圖時，所要求保護的主題的實施例的特征將變得顯而易見，在附圖中相似的標號描繪相似的部分，并且在附圖中：

圖1A圖示動態電壓頻率縮放的使用的示例，其中鎖相環在切換到處于對應的新目標電壓的新目標頻率期間被禁用；

圖1B圖示在動態電壓頻率縮放期間從鎖相環關閉中去除一些(而非全部)不希望的延時的這種連續鎖相環操作的示例；

圖2是動態頻率縮放電路的框圖，所述動態頻率縮放電路包括頻率慢行(frequency crawl)有限狀態機以響應于要改變時鐘頻率的請求而執行精細頻率分解(fine frequency resolution)；