[發明專利]當鎖相環在閉環下操作時執行動態頻率縮放的方法和設備

在審

• 申請號: 202010230608.9
• 申請日: 2020-03-27
• 公開（公告）號: CN111953341A
• 公開（公告）日: 2020-11-17
• 發明（設計）人: 普拉文·摩薩利坎蒂;沃恩·J·格羅斯尼克;賽義德·費魯茲·賽義德法魯克;馬克·內登加德;納賽爾·A·庫爾德
• 申請（專利權）人: 英特爾公司
• 主分類號: H03L7/093
• 分類號: H03L7/093;H03L7/095;H03L7/099
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 宗曉斌

1.一種設備，包括：

鎖相環，所述鎖相環用于生成輸出時鐘，所述輸出時鐘具有取決于基準時鐘和反饋時鐘的頻率；以及

頻率慢行電路，所述頻率慢行電路以通信方式耦合到所述鎖相環，以動態地選擇所述基準時鐘和所述反饋時鐘，從而以離散可變大小的頻率步進來調整所述頻率，直到所述頻率處于目標頻率為止。

2.根據權利要求1所述的設備，其中，所述鎖相環在所述頻率被調整的同時在閉環下操作。

3.根據權利要求1所述的設備，其中，所述頻率在相關聯的電壓逐漸地斜升到目標電壓的同時增加。

4.根據權利要求1所述的設備，其中，所述頻率在相關聯的電壓逐漸地斜降到目標電壓的同時減小。

5.根據權利要求1所述的設備，其中，所述鎖相環是模擬的。

6.根據權利要求1所述的設備，其中，所述鎖相環是數字的。

7.根據權利要求1所述的設備，其中，頻率步進的大小取決于最接近的更快基準時鐘。

8.根據權利要求1所述的設備，其中，頻率步進的大小被選擇為不過沖所述目標頻率。

9.根據權利要求1所述的設備，其中，頻率步進的大小被選擇為不下沖所述目標頻率。

10.一種方法，所述方法包括：

通過鎖相環來生成輸出時鐘，所述輸出時鐘具有取決于基準時鐘和反饋時鐘的頻率；以及

動態地選擇所述基準時鐘和所述反饋時鐘，來以離散可變大小的頻率步進來調整所述頻率，直到所述頻率處于目標頻率為止。

11.根據權利要求10所述的方法，其中，所述鎖相環在所述頻率被調整的同時在閉環下操作。

12.根據權利要求10所述的方法，其中，所述頻率在相關聯的電壓逐漸地斜升到目標電壓的同時增加。

13.根據權利要求10所述的方法，其中，所述頻率在相關聯的電壓逐漸地斜降到目標電壓的同時減小。

14.根據權利要求10所述的方法，其中，所述鎖相環是模擬的。

15.根據權利要求10所述的方法，其中，所述鎖相環是數字的。

16.根據權利要求10所述的方法，其中，頻率步進的大小取決于最接近的更快基準時鐘。

17.根據權利要求10所述的方法，其中，頻率步進的大小被選擇為不過沖所述目標頻率。

18.根據權利要求10所述的方法，其中，頻率步進的大小被選擇為不下沖所述目標頻率。

19.至少一種機器可讀存儲介質，包括多個指令，所述指令響應于被系統執行而使得所述系統執行根據權利要求10至18中的任一項所述的方法。

20.一種設備，包括用于執行根據權利要求10至18中的任一項所述的方法的模塊。

21.一種系統，包括：

處理器，所述處理器包括：

鎖相環，所述鎖相環用于生成輸出時鐘，所述輸出時鐘具有取決于基準時鐘和反饋時鐘的頻率；以及

頻率慢行電路，所述頻率慢行電路以通信方式耦合到所述鎖相環，以動態地選擇所述基準時鐘和所述反饋時鐘，從而以離散可變大小的頻率步進來調整所述頻率，直到所述頻率處于目標頻率為止；以及

顯示器，所述顯示器以通信方式耦合到所述處理器。