[發(fā)明專利]一種延時(shí)測(cè)量電路、延時(shí)測(cè)量方法、電子設(shè)備及芯片

有效

• 申請(qǐng)?zhí)枺?/td>: 202010224274.4
• 申請(qǐng)日: 2020-03-26
• 公開（公告）號(hào): CN111416619B
• 公開（公告）日: 2023-02-03
• 發(fā)明（設(shè)計(jì)）人: 楊潔;趙野
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類號(hào): H03L7/18
• 分類號(hào): H03L7/18
• 代理公司: 北京知迪知識(shí)產(chǎn)權(quán)代理有限公司 11628
• 代理人: 周娟

本發(fā)明公開一種延時(shí)測(cè)量電路、延時(shí)測(cè)量方法、電子設(shè)備和芯片，涉及電子電路技術(shù)領(lǐng)域，以實(shí)現(xiàn)動(dòng)態(tài)測(cè)量計(jì)數(shù)器翻轉(zhuǎn)沿與主時(shí)鐘觸發(fā)沿之間的延時(shí)，使采樣補(bǔ)償更加準(zhǔn)確，保證通道間一致性。該延時(shí)測(cè)量電路包括，邏輯電路，用于基于第一多比特信號(hào)、第二多比特信號(hào)和主時(shí)鐘信號(hào)生成延時(shí)間隔信號(hào)；鎖存電路，用于基于延時(shí)間隔信號(hào)上升沿對(duì)多相位時(shí)鐘信號(hào)進(jìn)行鎖存，獲得多相位時(shí)鐘信號(hào)的鎖存值；編碼電路，用于基于鎖存值生成第一多比特信號(hào)翻轉(zhuǎn)沿和主時(shí)鐘信號(hào)上升沿之間的延時(shí)碼，或者，生成第二多比特信號(hào)翻轉(zhuǎn)沿和主時(shí)鐘信號(hào)下降沿之間的延時(shí)碼。所述延時(shí)測(cè)量方法和芯片應(yīng)用于延時(shí)測(cè)量。所述延時(shí)測(cè)量電路應(yīng)用于電子設(shè)備中。

技術(shù)領(lǐng)域

本發(fā)明涉及一種電子電路技術(shù)領(lǐng)域，尤其涉及一種延時(shí)測(cè)量電路、延時(shí)測(cè)量方法、電子設(shè)備及芯片。

背景技術(shù)

時(shí)間數(shù)字轉(zhuǎn)換器(Time-to-digital converter，縮寫為TDC)廣泛應(yīng)用于測(cè)量?jī)奢斎胄盘?hào)間時(shí)間差，并將兩輸入信號(hào)間時(shí)間差以數(shù)字信號(hào)的方式輸出。然而，由于時(shí)鐘抖動(dòng)、工藝、電壓、溫度(Precess Voltage Temperature，縮寫為PVT)、亞穩(wěn)態(tài)、大扇出等非理想因素的存在，導(dǎo)致時(shí)間數(shù)字轉(zhuǎn)換器的關(guān)鍵功能部件計(jì)數(shù)器與觸發(fā)時(shí)鐘之間產(chǎn)生不確定的延時(shí)，進(jìn)而對(duì)時(shí)間數(shù)字轉(zhuǎn)換器的計(jì)時(shí)結(jié)果產(chǎn)生影響，降低時(shí)間數(shù)字轉(zhuǎn)換器的線性度和精度。

針對(duì)上述問(wèn)題，常見的測(cè)量方法是對(duì)單一輸入信號(hào)進(jìn)行多次延時(shí)來(lái)獲得一組不同時(shí)刻到來(lái)的激勵(lì)信號(hào)，通過(guò)比較這組激勵(lì)信號(hào)來(lái)推測(cè)無(wú)延遲輸入信號(hào)的真正到來(lái)時(shí)刻。由于每個(gè)時(shí)間數(shù)字轉(zhuǎn)換器只能處理一個(gè)信號(hào)，因此上述測(cè)量方式不利于通道擴(kuò)展，既使得通道數(shù)目翻倍，又導(dǎo)致成本劇增。而且，由于高精度的時(shí)間數(shù)字轉(zhuǎn)換器對(duì)時(shí)鐘抖動(dòng)、PVT變化等極其敏感，簡(jiǎn)單的校準(zhǔn)方法很難滿足實(shí)際的工作需求。

現(xiàn)有技術(shù)還可采用可編程延時(shí)(Delay)法，通過(guò)一組緩沖器(buffer)鏈內(nèi)插到大于1個(gè)周期的時(shí)長(zhǎng)內(nèi)，然后利用模擬環(huán)路結(jié)構(gòu)鎖定時(shí)鐘觸發(fā)沿和計(jì)數(shù)器翻轉(zhuǎn)沿之間的相位差，通過(guò)調(diào)節(jié)緩沖器使多相位時(shí)鐘進(jìn)行同等程度的延時(shí)。但是這種方法需要復(fù)雜的反饋回路，電路結(jié)構(gòu)復(fù)雜，占用面積，每個(gè)通道要單獨(dú)調(diào)整，可靠性差，不利于多通道的擴(kuò)展。而且鎖定時(shí)鐘觸發(fā)沿和計(jì)數(shù)器翻轉(zhuǎn)沿之間的相位差需要較長(zhǎng)時(shí)間，導(dǎo)致極低的效率。同時(shí)相位差鎖定后便不再變化。但計(jì)數(shù)器隨時(shí)鐘的延時(shí)因PVT、時(shí)鐘抖動(dòng)等會(huì)有變化，無(wú)法及時(shí)更新時(shí)鐘觸發(fā)沿和計(jì)數(shù)器翻轉(zhuǎn)沿之間的延時(shí)。

因此無(wú)論是簡(jiǎn)單還是復(fù)雜的測(cè)量方法，都沒(méi)有從根本上解決數(shù)據(jù)翻轉(zhuǎn)沿和時(shí)鐘觸發(fā)沿間的延時(shí)對(duì)高速高精度系統(tǒng)的影響，目前還沒(méi)有一種簡(jiǎn)單、高效、低成本、不受PVT等非理想因素影響的針對(duì)高速高精度系統(tǒng)的測(cè)量方法。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種延時(shí)測(cè)量電路，實(shí)現(xiàn)動(dòng)態(tài)測(cè)量第一多比特信號(hào)或第二多比特信號(hào)的數(shù)據(jù)翻轉(zhuǎn)沿與主時(shí)鐘信號(hào)觸發(fā)沿之間不確定的延時(shí)，使采樣補(bǔ)償更加準(zhǔn)確，保證多通道間的一致性。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種延時(shí)測(cè)量電路，該延時(shí)測(cè)量電路包括依次連接的邏輯電路、鎖存電路和編碼電路，其中，

邏輯電路被配置為基于第一多比特信號(hào)、第二多比特信號(hào)和主時(shí)鐘信號(hào)生成延時(shí)間隔信號(hào)；鎖存電路被配置為基于延時(shí)間隔信號(hào)的上升沿對(duì)多相位時(shí)鐘信號(hào)進(jìn)行鎖存，獲得多相位時(shí)鐘信號(hào)的鎖存值，其中，主時(shí)鐘信號(hào)的頻率和多相位時(shí)鐘信號(hào)的頻率相同；編碼電路被配置為基于鎖存值生成第一多比特信號(hào)翻轉(zhuǎn)沿和主時(shí)鐘信號(hào)上升沿之間的延時(shí)碼，或者，生成第二多比特信號(hào)翻轉(zhuǎn)沿和主時(shí)鐘信號(hào)下降沿之間的延時(shí)碼。

優(yōu)選地，第一多比特信號(hào)和第二多比特信號(hào)分別與主時(shí)鐘信號(hào)頻率相同；第一多比特信號(hào)和第二多比特信號(hào)為相同位寬的多比特格雷碼計(jì)數(shù)器信號(hào)；當(dāng)編碼電路被配置為基于鎖存值生成第一多比特信號(hào)翻轉(zhuǎn)沿和主時(shí)鐘信號(hào)上升沿之間的延時(shí)碼時(shí)，第一多比特信號(hào)的相位超前第二多比特信號(hào)的相位時(shí)間為其中f為主時(shí)鐘信號(hào)的頻率；當(dāng)編碼電路被配置為基于鎖存值生成第二多比特信號(hào)翻轉(zhuǎn)沿和主時(shí)鐘信號(hào)下降沿之間的延時(shí)碼時(shí)，第一多比特信號(hào)的相位滯后第二多比特信號(hào)的相位時(shí)間為其中f為主時(shí)鐘信號(hào)的頻率。