[發明專利]一種延時測量電路、延時測量方法、電子設備及芯片

有效

• 申請號: 202010224274.4
• 申請日: 2020-03-26
• 公開（公告）號: CN111416619B
• 公開（公告）日: 2023-02-03
• 發明（設計）人: 楊潔;趙野
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H03L7/18
• 分類號: H03L7/18
• 代理公司: 北京知迪知識產權代理有限公司 11628
• 代理人: 周娟

1.一種延時測量電路，其特征在于，包括依次連接的邏輯電路、鎖存電路和編碼電路，其中，

所述邏輯電路被配置為基于第一多比特信號、第二多比特信號和主時鐘信號生成延時間隔信號；

所述鎖存電路被配置為基于所述延時間隔信號的上升沿對多相位時鐘信號進行鎖存，獲得所述多相位時鐘信號的鎖存值，其中，所述主時鐘信號的頻率和所述多相位時鐘信號的頻率相同；

所述編碼電路被配置為基于所述鎖存值生成所述第一多比特信號翻轉沿和所述主時鐘信號上升沿之間的延時碼，或者，生成所述第二多比特信號翻轉沿和所述主時鐘信號下降沿之間的延時碼。

2.根據權利要求1所述的延時測量電路，其特征在于：

所述第一多比特信號和所述第二多比特信號分別與所述主時鐘信號頻率相同；

所述第一多比特信號和所述第二多比特信號為相同位寬的多比特格雷碼計數器信號；

當所述編碼電路被配置為基于所述鎖存值生成所述第一多比特信號翻轉沿和所述主時鐘信號上升沿之間的延時碼時，所述第一多比特信號的相位超前所述第二多比特信號的相位時間為其中f為所述主時鐘信號的頻率；

當所述編碼電路被配置為基于所述鎖存值生成所述第二多比特信號翻轉沿和所述主時鐘信號下降沿之間的延時碼時，所述第一多比特信號的相位滯后所述第二多比特信號的相位時間為其中f為所述主時鐘信號的頻率。

3.根據權利要求2所述的延時測量電路，其特征在于：所述邏輯電路包括延時信號生成電路、使能信號生成電路，以及與所述延時信號生成電路輸出端和所述使能信號生成電路輸出端分別連接的第一門電路，其中，

所述延時信號生成電路被配置為基于所述第一多比特信號和所述第二多比特信號生成延時信號；

所述使能信號生成電路被配置為基于所述主時鐘信號生成使能信號；

所述第一門電路被配置為通過對所述延時信號和所述使能信號執行與運算生成所述延時間隔信號。

4.根據權利要求3所述的延時測量電路，其特征在于：所述延時信號生成電路包括第三門電路和至少兩個第二門電路，至少兩個所述第二門電路的輸出端與所述第三門電路的輸入端連接；

至少兩個所述第二門電路被配置為通過對所述第一多比特信號和所述第二多比特信號執行異或運算生成第三多比特信號；

所述第三門電路被配置為通過對所述第三多比特信號的每個比特信號執行或運算生成所述延時信號。

5.根據權利要求3所述的延時測量電路，其特征在于：所述使能信號生成電路包括依次連接的第一時序電路和第四門電路，其中，當所述第一多比特信號的相位超前所述第二多比特信號的相位時間為時，所述第一時序電路被配置為根據所述主時鐘信號上升沿觸發以輸出第四多比特信號，其中f為所述主時鐘信號的頻率；

當所述第一多比特信號的相位滯后所述第二多比特信號的相位時間為時，所述第一時序電路被配置為根據所述主時鐘信號下降沿觸發以輸出第四多比特信號，其中f為所述主時鐘信號的頻率；

所述第四門電路被配置為通過對所述第四多比特信號的每個比特信號執行與運算生成所述使能信號。

6.根據權利要求5所述的延時測量電路，其特征在于：所述使能信號生成電路還包括第五門電路，

所述第五門電路被配置為通過對所述使能信號進行延時，使得所述延時間隔信號的周期脈寬的高電平被所述使能信號連續的提取到，其中，f為所述主時鐘信號的頻率。

7.根據權利要求5或6所述的延時測量電路，其特征在于：所述第一時序電路為m比特計數器，其中m為大于等于2的自然數。

8.根據權利要求1～6中任一項所述的延時測量電路，其特征在于：所述延時測量電路還包括校準電路，利用所述校準電路控制所述編碼電路輸出所述延時碼。

9.根據權利要求1～6中任一項所述的延時測量電路，其特征在于：所述多相位時鐘信號為2^k比特時鐘信號，其中任意相鄰單比特信號的相位差為，其中k為大于等于1的自然數，f為所述主時鐘信號的頻率。