[發明專利]殘影測試方法和殘影測試裝置

有效

• 申請號: 202010213705.7
• 申請日: 2020-03-24
• 公開（公告）號: CN111341232B
• 公開（公告）日: 2023-01-17
• 發明（設計）人: 趙東方;杜哲;郭雙;劉勛;郭子棟
• 申請（專利權）人: 昆山國顯光電有限公司
• 主分類號: G09G3/00
• 分類號: G09G3/00
• 代理公司: 北京遠智匯知識產權代理有限公司 11659
• 代理人: 范坤坤

1.一種殘影測試方法，其特征在于，所述方法包括：

在陣列基板中預設驅動晶體管的電壓由第一預設電壓切換至第二預設電壓后的預設時間內，獲取所述預設驅動晶體管的源漏電流與時間的第一對應關系；

在所述預設驅動晶體管的電壓由第三預設電壓切換至所述第二預設電壓后的預設時間內，獲取所述預設驅動晶體管的源漏電流與時間的第二對應關系；

根據所述第一對應關系、所述第二對應關系及殘影評價公式獲取所述陣列基板的第一殘影測試曲線，所述第一殘影測試曲線為時間與殘影評價值的對應關系；

所述殘影評價公式為：

其中，所述I(t)_JND為所述預設驅動晶體管的電壓切換后的第t時刻，所述陣列基板的殘影評價值；所述I(t)_A為所述預設驅動晶體管的電壓由所述第一預設電壓切換至所述第二預設電壓后的第t時刻，所述預設驅動晶體管的源漏電流；所述I(t)_B為所述預設驅動晶體管的電壓由所述第三預設電壓切換至所述第二預設電壓后的第t時刻，所述預設驅動晶體管的源漏電流；所述I0_A為所述預設驅動晶體管在所述第一預設電壓下的源漏電流；所述I0_B為所述預設驅動晶體管在所述第三預設電壓下的源漏電流。

2.根據權利要求1所述的殘影測試方法，其特征在于，

所述第一預設電壓為在第一灰階條件下，所述陣列基板仿真發光對應的電壓，所述第二預設電壓為在第二灰階條件下，所述陣列基板仿真發光對應的電壓，所述第三預設電壓為在第三灰階條件下，所述陣列基板仿真發光對應的電壓，所述第二灰階介于所述第一灰階和所述第三灰階之間。

3.根據權利要求1所述的殘影測試方法，其特征在于，所述殘影測試方法還包括：

在陣列基板中預設驅動晶體管的電壓由第一預設電壓切換至第四預設電壓后的預設時間內，獲取所述預設驅動晶體管的源漏電流與時間的第三對應關系；

在所述預設驅動晶體管的電壓由第三預設電壓切換至所述第四預設電壓后的預設時間內，獲取所述預設驅動晶體管的源漏電流與時間的第四對應關系；

根據所述第三對應關系、所述第四對應關系及殘影評價公式獲取所述陣列基板的第二殘影測試曲線，所述第二殘影測試曲線為時間與殘影評價值的對應關系；

根據所述第一殘影測試曲線及所述第二殘影測試曲線獲取所述陣列基板的第三殘影測試曲線；

所述第四預設電壓為在第四灰階條件下，陣列基板仿真發光對應的電壓，所述第四灰階介于第一灰階和第三灰階之間，所述第四灰階不等于第二灰階。

4.根據權利要求3所述的殘影測試方法，其特征在于，在獲取所述第一對應關系、所述第二對應關系、所述第三對應關系及所述第四對應關系之前還包括：

對所述預設驅動晶體管進行穩定性測試，和/或，對所述預設驅動晶體管進行T-Aging工藝。

5.根據權利要求4所述的殘影測試方法，其特征在于，在獲取所述第一對應關系、所述第二對應關系、所述第三對應關系以及所述第四對應關系之前，還包括：

調整所述第一預設電壓，使得所述預設驅動晶體管在所述第一預設電壓下的源漏電流恒定值為第一電流值；

調整所述第三預設電壓，使得所述預設驅動晶體管在所述第三預設電壓下源漏電流恒定值為第三電流值。

6.根據權利要求1所述的殘影測試方法，其特征在于，

所述預設時間大于等于60秒。

7.根據權利要求1所述的殘影測試方法，其特征在于，所述預設驅動晶體管為位于非顯示區的電性薄膜晶體管測試組中的驅動晶體管。

8.一種殘影測試裝置，其特征在于，所述殘影測試裝置包括：

第一獲取模塊，用于在陣列基板中預設驅動晶體管的電壓由第一預設電壓切換至第二預設電壓后的預設時間內，獲取所述預設驅動晶體管的源漏電流與時間的第一對應關系；

第二獲取模塊，用于在所述驅動晶體管的電壓由第三預設電壓切換至所述第二預設電壓后的預設時間內，獲取所述預設驅動晶體管的源漏電流與時間的第二對應關系；

第三獲取模塊，用于根據所述第一對應關系、所述第二對應關系及殘影評價公式獲取所述陣列基板的第一殘影測試曲線，所述第一殘影測試曲線為時間與殘影評價值的對應關系；

所述殘影評價公式為：

其中，所述I(t)_JND為所述預設驅動晶體管的電壓切換后的第t時刻，所述陣列基板的殘影評價值；所述I(t)_A為所述預設驅動晶體管的電壓由所述第一預設電壓切換至所述第二預設電壓后的第t時刻，所述預設驅動晶體管的源漏電流；所述I(t)_B為所述預設驅動晶體管的電壓由所述第三預設電壓切換至所述第二預設電壓后的第t時刻，所述預設驅動晶體管的源漏電流；所述I0_A為所述預設驅動晶體管在所述第一預設電壓下的源漏電流；所述I0_B為所述預設驅動晶體管在所述第三預設電壓下的源漏電流。