[發(fā)明專利]具有硅上腔橋的分解的管芯互連

在審

• 申請?zhí)枺?/td>: 202010210659.5
• 申請日: 2020-03-23
• 公開（公告）號: CN111916430A
• 公開（公告）日: 2020-11-10
• 發(fā)明（設(shè)計）人: K·C·楊;E·H·吳;M·S·林;R·贊克曼;T·卡姆嘎因;W·C·宋;B·P·許
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L25/18;H01L23/48;H01L23/535
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 林金朝

實施例公開了具有管芯組件的電子封裝以及形成這種電子封裝的方法。在實施例中，管芯組件包括：第一管芯；第二管芯，與第一管芯在橫向上相鄰。在實施例中，第一管芯和第二管芯均包括：第一半導(dǎo)體層；絕緣體層，在第一半導(dǎo)體層上方；第二半導(dǎo)體層，在絕緣體層上方。在實施例中，穿過第二半導(dǎo)體層設(shè)置腔。在實施例中，管芯組件還包括：橋接襯底，將第一管芯電耦合到第二管芯，其中，橋位于第一管芯的腔和第二管芯的腔中。

技術(shù)領(lǐng)域

本公開內(nèi)容的實施例涉及電子封裝，更具體而言，涉及具有利用硅上腔橋互連的分解的管芯的電子封裝。

背景技術(shù)

隨著半導(dǎo)體工業(yè)中對性能需求的不斷提高，與使用單個單片管芯相反，也存在對管芯分解的需求。管芯的分解需要將多個管芯連接在一起，以使它們作為一個管芯運行。然而，多個管芯的互連具有挑戰(zhàn)性。特別地，封裝襯底制造技術(shù)目前不能提供足夠精細(xì)的線/間距能力以在封裝襯底上制造互連。已經(jīng)提出了幾種解決方案以滿足所需的線/間距分辨率。

一種這樣的解決方案是使用嵌入式多管芯互連橋(EMIB)。EMIB架構(gòu)包括將橋接襯底嵌入到封裝襯底中。橋接襯底可以耦合在管芯之間并且提供所需的精細(xì)線/間距跡線。然而，將橋接襯底嵌入封裝襯底中并非沒有問題。例如，橋接襯底的存在要求從封裝襯底去除兩到三層銅以容納EMIB管芯。去除這些銅層會切割Vccin饋入電源層。這會對負(fù)載線(LL)產(chǎn)生不利影響，從而迫使增加封裝層數(shù)以保持足夠的性能。另外，EMIB管芯阻擋封裝底部的連接盤側(cè)電容器(LSC)與硅管芯之間的過孔拼接(via stitching)。

提供分解的管芯的互連的另一個提議的解決方案是使用3D管芯堆疊架構(gòu)。然而，由于管芯堆疊在基礎(chǔ)管芯上方，因此這種解決方案增加了Z高度。此外，3D管芯堆疊架構(gòu)的實施成本高昂，并且具有很高的設(shè)計復(fù)雜度。此外，3D管芯堆疊依賴于穿襯底過孔(TSV)來連接到管芯。這限制了功率傳送路徑并引入了損耗。

附圖說明

圖1A是根據(jù)實施例的具有用于容納橋接襯底的管芯上腔的管芯組件的截面圖。

圖1B是根據(jù)另一實施例的具有用于容納橋接襯底的管芯上腔的管芯組件的截面圖。

圖2A是根據(jù)實施例的具有包括用于容納橋接襯底的管芯上腔的管芯組件的電子封裝的截面圖。

圖2B是根據(jù)實施例的具有通過放置在管芯上腔中的橋接襯底互連的一對管芯的電子封裝的平面圖。

圖2C是根據(jù)實施例的具有通過跨過管芯的整個寬度的橋互連的一對管芯的電子封裝的平面圖。

圖2D是根據(jù)實施例的具有通過放置在不同管芯上腔中的多個橋接襯底互連的多個管芯的電子封裝的平面圖。

圖2E是根據(jù)實施例的具有通過單個橋接襯底互連的多個管芯的電子封裝的平面圖。

圖3A是根據(jù)實施例的包括第一半導(dǎo)體層、絕緣體層和第二半導(dǎo)體層的管芯的截面圖。

圖3B是根據(jù)實施例的在第一半導(dǎo)體層上制造有源表面之后的管芯的截面圖。

圖3C是根據(jù)實施例的在形成穿過第二半導(dǎo)體層的腔之后的管芯的截面圖。

圖3D是根據(jù)實施例的在將第一管芯和第二管芯安裝到載體上以使管芯上腔彼此對準(zhǔn)之后的截面圖。

圖3E是根據(jù)實施例的在將橋接襯底放置在腔中并附接到第一管芯和第二管芯之后的截面圖。

圖3F是根據(jù)實施例的在用腔填充材料填充腔并且將管芯組件從載體轉(zhuǎn)移到封裝襯底之后的截面圖。

圖4A是根據(jù)實施例的具有管芯組件的電子封裝的截面圖，該管芯組件具有帶有載體的薄橋接襯底。

圖4B是根據(jù)實施例的當(dāng)紫外(UV)光傳播通過橋接襯底載體時的電子封裝的截面圖。