[發(fā)明專利]具有低電阻率的源極結(jié)構(gòu)或漏極結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 202010199120.4
• 申請日: 2020-03-20
• 公開（公告）號: CN111755444A
• 公開（公告）日: 2020-10-09
• 發(fā)明（設計）人: C·邦伯格;A·默西;S·維什瓦納特
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/08;H01L29/36
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉炳勝

描述了具有帶有低電阻率的源極結(jié)構(gòu)或漏極結(jié)構(gòu)的集成電路結(jié)構(gòu)。在示例中，集成電路結(jié)構(gòu)包括具有下部鰭狀物部分和上部鰭狀物部分的鰭狀物。柵極堆疊體處于鰭狀物的上部鰭狀物部分上方，所述柵極堆疊體具有相對的第一側(cè)和第二側(cè)。第一源極結(jié)構(gòu)或漏極結(jié)構(gòu)包括在柵極堆疊體的第一側(cè)嵌入到鰭狀物中的外延結(jié)構(gòu)。第二源極結(jié)構(gòu)或漏極結(jié)構(gòu)包括在柵極堆疊體的第二側(cè)嵌入到鰭狀物中的外延結(jié)構(gòu)。第一和第二源極結(jié)構(gòu)或漏極結(jié)構(gòu)中的每一外延結(jié)構(gòu)包括硅、鍺和硼。第一和第二源極結(jié)構(gòu)或漏極結(jié)構(gòu)具有小于或等于0.3mOhm·cm的電阻率。

技術(shù)領(lǐng)域

本公開的實施例涉及先進集成電路結(jié)構(gòu)制作領(lǐng)域，并且特別地，涉及具有帶有低電阻率的源極結(jié)構(gòu)和漏極結(jié)構(gòu)的集成電路結(jié)構(gòu)。

背景技術(shù)

過去幾十年來，集成電路中特征的縮放已經(jīng)成為了持續(xù)增長的半導體工業(yè)背后的驅(qū)動力。縮放到越來越小的特征使得能夠在半導體芯片的有限芯片面積上實現(xiàn)增大密度的功能單元。例如，縮小晶體管的尺寸允許將增多數(shù)量的存儲器或邏輯器件結(jié)合到芯片上，從而制造出具有增大的容量的產(chǎn)品。但是，對越來越高的容量的驅(qū)動并非不存在問題。優(yōu)化每一器件的性能的必要性變得越來越重要。

常規(guī)的和目前已知的制作工藝中的變化性可能限制將這些工藝進一步擴展到10nm節(jié)點或亞10nm節(jié)點范圍中的可能性。因此，未來技術(shù)節(jié)點所需要的功能部件的制作可能要求引入新的方法，或者將新的技術(shù)集成到當前制作工藝中，或者以新的技術(shù)代替當前制作工藝。

附圖說明

圖1A-圖1D示出了表示根據(jù)本公開的實施例的制作具有帶有低電阻率的源極結(jié)構(gòu)或漏極結(jié)構(gòu)的集成電路結(jié)構(gòu)的方法中的各種操作的截面圖。

圖2A-圖2G示出了表示根據(jù)本公開的實施例的制作具有帶有低電阻率的源極結(jié)構(gòu)或漏極結(jié)構(gòu)的集成電路結(jié)構(gòu)的方法中的各種操作的截面圖。

圖2G’示出了根據(jù)本公開的另一個實施例的具有帶有低電阻率的源極結(jié)構(gòu)或漏極結(jié)構(gòu)的另一個集成電路結(jié)構(gòu)的截面圖。

圖2G”示出了根據(jù)本公開的另一個實施例的具有帶有低電阻率的源極結(jié)構(gòu)或漏極結(jié)構(gòu)的另一個集成電路結(jié)構(gòu)的截面圖。

圖3A示出了根據(jù)本公開的另一個實施例的處于半導體鰭狀物對上方的多條柵極線的平面圖。

圖3B示出了根據(jù)本公開的實施例的沿圖3A的a-a’軸截取的截面圖。

圖4示出了根據(jù)本公開的另一個實施例的具有用于PMOS器件的溝槽接觸部的集成電路結(jié)構(gòu)的截面圖。

圖5示出了根據(jù)本公開的實施例的具有處于升高的源極區(qū)或漏極區(qū)上的導電接觸部的集成電路結(jié)構(gòu)的截面圖。

圖6A和圖6B示出了根據(jù)本公開的實施例的各種集成電路結(jié)構(gòu)的截面圖，所述集成電路結(jié)構(gòu)均具有包括上覆絕緣帽蓋層的溝槽接觸部并且具有包括上覆絕緣帽蓋層的柵極堆疊體。

圖7示出了根據(jù)本公開的一種實施方式的計算裝置。

圖8示出了包括本公開的一個或多個實施例的內(nèi)插器。

圖9是根據(jù)本公開的實施例的移動計算平臺的等距視圖，所述移動計算平臺采用根據(jù)本文描述的一種或多種工藝制作的IC或包括本文描述的一個或多個特征。

圖10示出了根據(jù)本公開的實施例的倒裝芯片式安裝的管芯的截面圖。

具體實施方式