[發(fā)明專利]半導體裝置

在審

• 申請?zhí)枺?/td>: 202010198851.7
• 申請日: 2020-03-19
• 公開（公告）號: CN111736801A
• 公開（公告）日: 2020-10-02
• 發(fā)明（設計）人: 的場健二郎
• 申請（專利權）人: 拉碧斯半導體株式會社
• 主分類號: G06F5/06
• 分類號: G06F5/06;G06F5/08
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 楊貝貝;臧建明

1.一種半導體裝置，包括：

單端口型的存儲部，存儲數(shù)據(jù)；

觸發(fā)器，暫時保存所述存儲部的寫入數(shù)據(jù)或讀取數(shù)據(jù)；以及

控制部，控制保存在所述觸發(fā)器中的數(shù)據(jù)信號向所述存儲部的寫入時機或者從所述存儲部的讀取時機，以避免所述存儲部中的寫入動作與讀取動作的重復。

2.根據(jù)權利要求1所述的半導體裝置，其中

所述控制部包括：

地址控制部，在寫入及讀取所述存儲部時，基于寫入控制信號來控制寫入地址，并基于讀取控制信號來控制讀取地址；以及

生成部，將基于寫入使能信號及讀取使能信號來決定所述寫入時機或所述讀取時機的信號作為所述寫入控制信號或所述讀取控制信號予以輸出。

3.根據(jù)權利要求2所述的半導體裝置，其中

所述觸發(fā)器包括第一D型觸發(fā)器，所述第一D型觸發(fā)器連接于所述存儲部的數(shù)據(jù)寫入端口，其中對于數(shù)據(jù)輸入，輸入所述寫入數(shù)據(jù)，且對于時鐘輸入，輸入所述寫入使能信號與時鐘信號的邏輯與，

所述生成部將決定所述寫入時機的信號作為所述寫入控制信號予以輸出，且

對于所述地址控制部，輸入所述讀取使能信號來作為所述讀取控制信號。

4.根據(jù)權利要求2所述的半導體裝置，其中

所述觸發(fā)器包括：

第二D型觸發(fā)器，連接于所述存儲部的數(shù)據(jù)讀出端口，其中對于數(shù)據(jù)輸入，輸入所述讀取數(shù)據(jù)，且對于時鐘輸入，輸入所述讀取控制信號與時鐘信號的邏輯與；以及

第三D型觸發(fā)器，其中對于數(shù)據(jù)輸入，輸入所述第二D型觸發(fā)器的輸出，且對于時鐘輸入，輸入所述讀取使能信號與所述時鐘信號的邏輯與，

所述生成部將決定所述讀取時機的信號作為所述讀取控制信號予以輸出，且

對于所述地址控制部，輸入所述寫入使能信號來作為所述寫入控制信號。