[發(fā)明專利]具有頁(yè)緩沖器的半導(dǎo)體存儲(chǔ)器裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202010190508.8
• 申請(qǐng)日: 2020-03-18
• 公開(kāi)（公告）號(hào): CN112397124A
• 公開(kāi)（公告）日: 2021-02-23
• 發(fā)明（設(shè)計(jì)）人: 吳星來(lái);金東赫;樸泰成;丁壽男
• 申請(qǐng)（專利權(quán)）人: 愛(ài)思開(kāi)海力士有限公司
• 主分類號(hào): G11C16/10
• 分類號(hào): G11C16/10;G11C16/24;G06F12/0882
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

具有頁(yè)緩沖器的半導(dǎo)體存儲(chǔ)器裝置。公開(kāi)了一種半導(dǎo)體存儲(chǔ)器裝置。該半導(dǎo)體存儲(chǔ)器裝置可包括：存儲(chǔ)器單元陣列；以及高速緩存鎖存器電路，其被配置為通過(guò)在與第一方向交叉的第二方向上延伸的多條位線來(lái)與存儲(chǔ)器單元陣列交換數(shù)據(jù)，并且包括布置成第一方向上的多列和第二方向上的多行的多個(gè)高速緩存鎖存器。各個(gè)高速緩存鎖存器可聯(lián)接到多個(gè)輸入/輸出IO引腳中的任一個(gè)。同時(shí)聯(lián)接到IO引腳的高速緩存鎖存器可構(gòu)成一個(gè)IO高速緩存鎖存器單元。包括在一個(gè)IO高速緩存鎖存器單元中的高速緩存鎖存器可按2×2陣列單元布置。

技術(shù)領(lǐng)域

示例性實(shí)施方式涉及半導(dǎo)體存儲(chǔ)器裝置，更具體地，涉及一種具有頁(yè)緩沖器的半導(dǎo)體存儲(chǔ)器裝置。

背景技術(shù)

易失性存儲(chǔ)器裝置可高速寫(xiě)入和讀取數(shù)據(jù)，但當(dāng)移除電源時(shí)丟失存儲(chǔ)在其中的數(shù)據(jù)。非易失性存儲(chǔ)器裝置可相對(duì)低速地寫(xiě)入和讀取數(shù)據(jù)，但即使移除電源也保持存儲(chǔ)在其中的數(shù)據(jù)。因此，為了存儲(chǔ)不管是否供電均需要保持的數(shù)據(jù)，使用非易失性存儲(chǔ)器裝置。非易失性存儲(chǔ)器裝置的示例包括ROM(只讀存儲(chǔ)器)、MROM(掩模ROM)、PROM(可編程ROM)、EPROM(可擦除可編程ROM)、EEPROM(電可擦除可編程ROM)、閃存、PRAM(相變隨機(jī)存取存儲(chǔ)器)、MRAM(磁性RAM)、RRAM(電阻RAM)、FRAM(鐵電RAM)等。閃存可被分為NOR閃存和NAND閃存。

NAND閃存裝置廣泛用作數(shù)據(jù)存儲(chǔ)裝置。NAND閃存裝置可使用多個(gè)頁(yè)緩沖器來(lái)執(zhí)行讀取并輸出存儲(chǔ)在存儲(chǔ)器單元中的數(shù)據(jù)所需的操作。

發(fā)明內(nèi)容

在實(shí)施方式中，一種半導(dǎo)體存儲(chǔ)器裝置可包括：存儲(chǔ)器單元陣列；以及高速緩存鎖存器電路，其被配置為通過(guò)在與第一方向交叉的第二方向上延伸的多條位線來(lái)與存儲(chǔ)器單元陣列交換數(shù)據(jù)。高速緩存鎖存器電路可包括布置成第一方向上的多列和第二方向上的多行的多個(gè)高速緩存鎖存器。多個(gè)高速緩存鎖存器中的每一個(gè)可聯(lián)接到多個(gè)輸入/輸出(IO)引腳中的任一個(gè)。同時(shí)聯(lián)接到IO引腳的高速緩存鎖存器可構(gòu)成一個(gè)IO高速緩存鎖存器單元。包括在一個(gè)IO高速緩存鎖存器單元中的高速緩存鎖存器可按2×2陣列單元布置。

在實(shí)施方式中，一種半導(dǎo)體存儲(chǔ)器裝置可包括：存儲(chǔ)器單元陣列；多條位線，其在與第一方向交叉的第二方向上延伸，并且包括在第一方向上交替地布置的多條偶數(shù)位線和多條奇數(shù)位線；以及高速緩存鎖存器電路，其被配置為通過(guò)所述多條位線與存儲(chǔ)器單元陣列交換數(shù)據(jù)，并且包括布置成第一方向上的多列和第二方向上的多行的多個(gè)高速緩存鎖存器。高速緩存鎖存器可聯(lián)接到2^N個(gè)IO引腳中的任一個(gè)。N是正整數(shù)。同時(shí)聯(lián)接到偶數(shù)位線并且聯(lián)接到2^N個(gè)IO引腳的2^N個(gè)高速緩存鎖存器可構(gòu)成一個(gè)第一IO高速緩存鎖存器單元，同時(shí)聯(lián)接到奇數(shù)位線并且聯(lián)接到2^N個(gè)IO引腳的2^N個(gè)高速緩存鎖存器可構(gòu)成一個(gè)第二IO高速緩存鎖存器單元。一個(gè)第一IO高速緩存鎖存器單元和一個(gè)第二IO高速緩存鎖存器單元可構(gòu)成一個(gè)高速緩存鎖存器單元。包括在第一IO高速緩存鎖存器單元和第二IO高速緩存鎖存器單元中的每一個(gè)中的高速緩存鎖存器可按2×2陣列單元布置。

在實(shí)施方式中，一種半導(dǎo)體存儲(chǔ)器裝置可包括：多個(gè)高速緩存鎖存器，其布置在與第一方向交叉的第二方向上限定的多個(gè)區(qū)段中，并且被配置為在第一方向和第二方向上形成多列和多行；多個(gè)感測(cè)鎖存器，其聯(lián)接到相應(yīng)高速緩存鎖存器，并且布置在第二方向上位于各個(gè)區(qū)段的兩側(cè)的多個(gè)區(qū)域中；以及多個(gè)位線選擇晶體管，其布置在所述多個(gè)區(qū)域中并且聯(lián)接在感測(cè)鎖存器與在第二方向上延伸的多條位線之間。各個(gè)高速緩存鎖存器可聯(lián)接到多個(gè)IO引腳中的任一個(gè)。同時(shí)聯(lián)接到IO引腳的高速緩存鎖存器可構(gòu)成一個(gè)IO高速緩存鎖存器單元。包括在一個(gè)IO高速緩存鎖存器單元中的高速緩存鎖存器可構(gòu)成多個(gè)2×2陣列，并且構(gòu)成多個(gè)2×2陣列之一的高速緩存鎖存器可布置在同一區(qū)段中。

附圖說(shuō)明

圖1是示出根據(jù)本公開(kāi)的實(shí)施方式的存儲(chǔ)器裝置的框圖。

圖2是示出根據(jù)本公開(kāi)的實(shí)施方式的圖1的頁(yè)緩沖器(PB)電路的框圖。