[發(fā)明專利]具有頁(yè)緩沖器的半導(dǎo)體存儲(chǔ)器裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202010190508.8
• 申請(qǐng)日: 2020-03-18
• 公開（公告）號(hào): CN112397124A
• 公開（公告）日: 2021-02-23
• 發(fā)明（設(shè)計(jì)）人: 吳星來;金東赫;樸泰成;丁壽男
• 申請(qǐng)（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號(hào): G11C16/10
• 分類號(hào): G11C16/10;G11C16/24;G06F12/0882
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

1.一種半導(dǎo)體存儲(chǔ)器裝置，該半導(dǎo)體存儲(chǔ)器裝置包括：

存儲(chǔ)器單元陣列；以及

高速緩存鎖存器電路，該高速緩存鎖存器電路被配置為通過在與第一方向交叉的第二方向上延伸的多條位線來與所述存儲(chǔ)器單元陣列交換數(shù)據(jù)，

其中，所述高速緩存鎖存器電路包括布置成所述第一方向上的多列和所述第二方向上的多行的多個(gè)高速緩存鎖存器，

其中，所述多個(gè)高速緩存鎖存器中的每一個(gè)聯(lián)接到多個(gè)輸入/輸出IO引腳中的任一個(gè)，

其中，同時(shí)聯(lián)接到所述IO引腳的多個(gè)所述高速緩存鎖存器構(gòu)成一個(gè)IO高速緩存鎖存器單元，并且

其中，所述一個(gè)IO高速緩存鎖存器單元中的多個(gè)所述高速緩存鎖存器按2×2陣列單元布置。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器裝置，其中，所述一個(gè)IO高速緩存鎖存器單元中的布置成2×2陣列的多個(gè)所述高速緩存鎖存器在所述第一方向上布置成兩個(gè)連續(xù)列。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器裝置，該半導(dǎo)體存儲(chǔ)器裝置還包括列解碼器，該列解碼器聯(lián)接到所述一個(gè)IO高速緩存鎖存器單元中的按2×2陣列單元布置的多個(gè)所述高速緩存鎖存器，并且被配置為將列選擇信號(hào)提供給多個(gè)所述高速緩存鎖存器。

4.一種半導(dǎo)體存儲(chǔ)器裝置，該半導(dǎo)體存儲(chǔ)器裝置包括：

存儲(chǔ)器單元陣列；

多條位線，所述多條位線在與第一方向交叉的第二方向上延伸，并且包括在所述第一方向上交替地布置的多條偶數(shù)位線和多條奇數(shù)位線；以及

高速緩存鎖存器電路，該高速緩存鎖存器電路被配置為通過所述多條位線與所述存儲(chǔ)器單元陣列交換數(shù)據(jù)，并且該高速緩存鎖存器電路包括布置成所述第一方向上的多列和所述第二方向上的多行的多個(gè)高速緩存鎖存器，

其中，所述高速緩存鎖存器聯(lián)接到2^N個(gè)IO引腳中的任一個(gè)，其中N是正整數(shù)，

其中，同時(shí)聯(lián)接到所述偶數(shù)位線并且聯(lián)接到所述2^N個(gè)IO引腳的2^N個(gè)高速緩存鎖存器構(gòu)成一個(gè)第一IO高速緩存鎖存器單元，

其中，同時(shí)聯(lián)接到所述奇數(shù)位線并且聯(lián)接到所述2^N個(gè)IO引腳的2^N個(gè)高速緩存鎖存器構(gòu)成一個(gè)第二IO高速緩存鎖存器單元，

其中，所述一個(gè)第一IO高速緩存鎖存器單元和所述一個(gè)第二IO高速緩存鎖存器單元構(gòu)成一個(gè)高速緩存鎖存器單元，并且

其中，包括在所述第一IO高速緩存鎖存器單元和所述第二IO高速緩存鎖存器單元中的每一個(gè)中的多個(gè)所述高速緩存鎖存器按2×2陣列單元布置。

5.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器裝置，其中，聯(lián)接到所述第一IO高速緩存鎖存器單元的所述高速緩存鎖存器的所述多條偶數(shù)位線和聯(lián)接到所述第二IO高速緩存鎖存器單元的所述高速緩存鎖存器的所述多條奇數(shù)位線交替地布置并且彼此相鄰。

6.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器裝置，其中，構(gòu)成所述一個(gè)高速緩存鎖存器單元的多個(gè)所述高速緩存鎖存器布置的行數(shù)小于構(gòu)成所述高速緩存鎖存器電路的所有所述高速緩存鎖存器布置的行數(shù)。

7.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器裝置，其中，當(dāng)包括在所述一個(gè)高速緩存鎖存器單元中的多個(gè)所述高速緩存鎖存器中的至少一個(gè)是缺陷高速緩存鎖存器時(shí)，包括在所述一個(gè)高速緩存鎖存器單元中的所有高速緩存鎖存器同時(shí)被修復(fù)。

8.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器裝置，其中，包括在所述一個(gè)高速緩存鎖存器單元中的多個(gè)所述高速緩存鎖存器按4×2陣列單元布置。

9.根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)器裝置，該半導(dǎo)體存儲(chǔ)器裝置還包括聯(lián)接到所述高速緩存鎖存器的多個(gè)感測(cè)鎖存器，

其中，聯(lián)接到構(gòu)成4×2陣列的多個(gè)所述高速緩存鎖存器的所述多個(gè)感測(cè)鎖存器被分成兩個(gè)2×2陣列，并且在所述第二方向上布置在構(gòu)成4×2陣列的多個(gè)所述高速緩存鎖存器的兩側(cè)。