[發明專利]具有定時修正電路的集成電路和相關定時修正單元

在審

• 申請號: 202010190212.6
• 申請日: 2020-03-18
• 公開（公告）號: CN111832244A
• 公開（公告）日: 2020-10-27
• 發明（設計）人: 陳宜鋒;蘇峻松
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: G06F30/39
• 分類號: G06F30/39
• 代理公司: 北京市萬慧達律師事務所 11111
• 代理人: 白華勝;趙赫文

1.一種集成電路，其特征在于，該集成電路包括：

路徑邏輯，耦接在第一電路的輸出引腳和第二電路的輸入引腳之間；以及

定時修正電路，具有耦接到所述路徑邏輯的輸入引腳，并且被布置為調整所述路徑邏輯的傳播延遲，其中，所述定時修正電路在正常操作下不引入短路電流。

2.如權利要求1所述的集成電路，其特征在于，所述定時修正電路不具有輸出引腳。

3.如權利要求1所述的集成電路，其特征在于，所述定時修正電路包括：

至少一個電容器，每個電容器具有第一板和第二板，其中，所述定時修正電路的所述輸入引腳耦接到所述至少一個電容器的所述第一板，并且所述至少一個電容器的所述第二板耦接到一個電源軌。

4.如權利要求3所述的集成電路，其特征在于，所述定時修正電路包括第一電容器和第二電容器，所述定時修正電路的輸入引腳耦接到所述第一電容器的所述第一板和所述第二電容器的所述第一板，所述第一電容器的所述第二板耦接到第一電源軌，所述第二電容器的所述第二板耦接到第二電源軌，并且所述第一電源軌和所述第二電源軌提供不同的參考電壓。

5.如權利要求4所述的集成電路，其特征在于，所述第一電容器是第一金屬氧化物半導體電容器，包括：

第一金屬氧化物半導體晶體管，具有控制端子、第一連接端子和第二連接端子；并且

所述第二電容器是第二金屬氧化物半導體電容器，包括：

第二金屬氧化物半導體晶體管，具有控制端子、第一連接端子和第二連接端子；

其中，所述第一金屬氧化物半導體晶體管的所述第一連接端子和所述第二連接端子均不耦接到所述第二金屬氧化物半導體晶體管的所述第一連接端子和所述第二連接端子中的任一個。

6.如權利要求3所述的集成電路，其特征在于，所述至少一個電容器是金屬氧化物半導體電容器，包括：

金屬氧化物半導體晶體管，具有控制端子、第一連接端子和第二連接端子，其中，所述控制端子耦接到所述定時修正電路的所述輸入引腳，并且所述第一連接端子和所述第二連接端子都耦接到所述一個電源軌。

7.如權利要求3所述的集成電路，其特征在于，所述至少一個電容器是金屬氧化物半導體電容器，包括：

金屬氧化物半導體晶體管，具有控制端子、第一連接端子和第二連接端子，其中，柵極端子耦接到所述定時修正電路的所述輸入引腳，所述第一連接端子耦接到所述一個電源軌，并且所述第二連接端子是浮置的。

8.如權利要求3所述的集成電路，其特征在于，所述至少一個電容器是金屬層電容器。

9.如權利要求3所述的集成電路，其特征在于，所述至少一個電容器是具有虛設金屬氧化物半導體晶體管的金屬層電容器，其中，所述虛設金屬氧化物半導體晶體管具有浮置的控制端子和兩個浮置的連接端子。

10.如權利要求1所述的集成電路，其特征在于，所述第一電路和所述第二電路中的每一個是觸發器，并且所述路徑邏輯是數據路徑邏輯。

11.一種存儲程序代碼的非暫時性存儲裝置，其特征在于，當由處理器加載并執行時，所述程序代碼指示處理器執行以下步驟：

利用包括第一定時修正單元和第二定時修正單元的單元庫，其中，所述第一定時修正單元表示在正常操作下引入短路電流的第一定時修正電路，并且所述第二定時修正單元表示在正常操作下不引入短路電流的第二定時修正電路；以及

執行單元調換命令以使用至少一個第二定時修正單元替換集成電路布局設計中的至少一個第一定時修正單元。

12.如權利要求11所述的非暫時性存儲裝置，其特征在于，所述第一定時修正單元具有輸入引腳和輸出引腳，并且所述第二定時修正單元具有輸入引腳但沒有輸出引腳。