[發明專利]一種半導體器件及其制備方法

在審

• 申請號: 202010187392.2
• 申請日: 2020-03-17
• 公開（公告）號: CN111276532A
• 公開（公告）日: 2020-06-12
• 發明（設計）人: 張傲峰;李建財
• 申請（專利權）人: 合肥晶合集成電路有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 王華英

本發明公開一種半導體器件及其制備方法，屬于集成電路技術領域。本發明的半導體器件包括：襯底；源極，形成于所述襯底中的一側；漏極，形成于所述襯底中相對于所述源極的另一側；柵極，其形成于所述襯底表面；第一隔離結構，其位于所述柵極鄰近所述漏極的一側，且由所述柵極中向下延伸至所述襯底中；第二隔離結構，其位于所述第一隔離結構鄰近所述漏極的一側，且由所述柵極中向下延伸至所述襯底中；所述第一隔離結構的深度與所述第一隔離結構的深度不相同。本發明在保證半導體器件的耐壓性的同時，降低該區域的阻值，從而提高其飽和電流。

技術領域

本發明屬于集成電路技術領域，特別是涉及一種半導體器件及其制備方法。

背景技術

功率半導體器件在電力電子行業有著非常廣泛的應用，是電子產品的基礎元器件之一，在產業電子化升級過程中，越來越得到重視與應用。近年來，萬物互聯的呼聲越來越高，以汽車、高鐵為代表的交通工具，以光伏、風電為代表的新能源領域，以手機為代表的通信設備，以電視機、洗衣機、空調、冰箱為代表的消費級產品，都在不斷提高電子化水平，其中又以新能源汽車的高度電子化最為引人注目，與此同時，工業、電網等傳統行業也在加速電子化進程，幾乎全行業的電子化發展，勢必大大增加了對功率半導體器件的需求。

高壓器件是高壓功率集成電路中常采用的功率半導體器件，為了滿足耐高壓需求，可以采用在柵極下埋入隔離結構即在漂移區采用溝槽隔離技術來增大高壓器件的擊穿電壓。雖然這種方法可以提高高壓器件的耐壓程度，但是隔離結構的加入會加大導通電阻，使飽和電流減少，從而降低高壓器件的性能。

發明內容

本發明的目的在于提供一種半導體器件及其制備方法，解決了現有的半導體器件在漂移區采用溝槽隔離技術來增大擊穿電壓的同時帶來的導通電阻大，高壓器件的性能降低的問題。

為解決上述技術問題，本發明是通過以下技術方案實現的：

本發明提供一種半導體器件，其包括：

襯底；

源極，形成于所述襯底中的一側；

漏極，形成于所述襯底中相對于所述源極的另一側；

柵極，其形成于所述襯底表面；

第一隔離結構，其位于所述柵極鄰近所述漏極的一側，且由所述柵極中向下延伸至所述襯底中；

第二隔離結構，其位于所述第一隔離結構鄰近所述漏極的一側，且由所述柵極中向下延伸至所述襯底中；

所述第一隔離結構的深度與所述第一隔離結構的深度不相同。

在本發明的一個實施例中，所述第一隔離結構的深度大于所述第一隔離結構的深度。

在本發明的一個實施例中，所述第一隔離結構的深度大于所述第一隔離結構的深度。

在本發明的一個實施例中，所述第一隔離結構與所述第二隔離結構之間存在一第一預設間距。

在本發明的一個實施例中，所述第一預設間距為0-0.12μm。

在本發明的一個實施例中，所述第一隔離結構的深度為所述第二隔離結構深度的1/3倍-2/3倍。

在本發明的一個實施例中，所述第一隔離結構的深度為

在本發明的一個實施例中，所述第一隔離結構與所述第二隔離結構寬度之和為0.15-0.3μm。

在本發明的一個實施例中，所述柵極覆蓋部分所述第二隔離結構。

本發明提供一種半導體器件的制備方法，其至少包括以下步驟：

提供一襯底；

通過第一次刻蝕在所述襯底中形成第一溝槽和第二溝槽；