[發(fā)明專利]半導(dǎo)體裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202010186755.0
• 申請(qǐng)日: 2020-03-17
• 公開（公告）號(hào): CN111725296A
• 公開（公告）日: 2020-09-29
• 發(fā)明（設(shè)計(jì)）人: 松野吉德;谷岡壽一;折附泰典;濱野健一;花野尚慎
• 申請(qǐng)（專利權(quán)）人: 三菱電機(jī)株式會(huì)社
• 主分類號(hào): H01L29/06
• 分類號(hào): H01L29/06;H01L29/739;H01L29/78
• 代理公司: 北京天昊聯(lián)合知識(shí)產(chǎn)權(quán)代理有限公司 11112
• 代理人: 何立波;張?zhí)焓?/td>

目的是提供能夠增大有效面積相對(duì)于芯片面積的比例，并且抑制層間絕緣膜的劣化的半導(dǎo)體裝置。具有：層間絕緣膜，其設(shè)置于襯底之上；柵極焊盤，其設(shè)置于該層間絕緣膜之上；源極電極，其在俯視觀察時(shí)與柵極焊盤的一部分相對(duì)；線狀的源極配線，其在俯視觀察時(shí)與該柵極焊盤的一部分相對(duì)而不與該源極電極相對(duì)，源極配線與該源極電極連接；以及柵極配線，其設(shè)置于該層間絕緣膜之上，與該柵極焊盤電連接，該襯底具有：第1導(dǎo)電型的漂移層；以及高雜質(zhì)濃度區(qū)域，其設(shè)置于該柵極配線和該柵極焊盤的正下方，該高雜質(zhì)濃度區(qū)域的第1導(dǎo)電型雜質(zhì)的濃度比該漂移層的第1導(dǎo)電型雜質(zhì)的濃度大，在俯視觀察時(shí)，該源極配線和該柵極配線提供將該源極電極包圍的1個(gè)框。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體裝置。

背景技術(shù)

例如，對(duì)于SiC-MOSFET(Metal Oxide Semiconductor Field EffectTransistor)，要求低損耗且高速通斷。高速通斷意味著dV/dt高。通過高速通斷而在柵極配線或柵極焊盤正下方產(chǎn)生高電位，層間絕緣膜的劣化風(fēng)險(xiǎn)升高。例如，有時(shí)通過與源極成為相同電位的源極配線將柵極配線或柵極焊盤正下方包圍而作為該劣化風(fēng)險(xiǎn)的對(duì)策。

由于SiC與Si相比絕緣擊穿電場(chǎng)高10倍，因此在采用了SiC的情況下，在高dV/dt時(shí)，在柵極配線或柵極焊盤正下方與Si相比產(chǎn)生高電位的風(fēng)險(xiǎn)更高。另一方面，就在柵極配線的周圍設(shè)置源極配線的構(gòu)造而言，有效面積相對(duì)于芯片面積的比例變小。有效面積是指電流通電面積。由于SiC與Si相比材料成本高，因此需要對(duì)構(gòu)造及布局進(jìn)行最佳設(shè)計(jì)。越是小芯片，設(shè)計(jì)對(duì)成本的影響就越顯著。

在專利文獻(xiàn)1的第0042段中記載了“在使碳化硅MOSFET 100以從接通狀態(tài)向斷開狀態(tài)進(jìn)行切換的方式而變化的情況下，在外周阱區(qū)域9產(chǎn)生的位移電流如在圖3中由箭頭VC所示的那樣，也流入源極配線13的下方的外周接觸區(qū)域8，由此位移電流的路徑變短，能夠減小由于在通斷時(shí)所產(chǎn)生的位移電流而在柵極焊盤之下產(chǎn)生的電位差(抑制電位梯度)。由此，能夠抑制柵極焊盤之下的絕緣膜的絕緣擊穿”。

專利文獻(xiàn)1：國(guó)際公開第2018/055719號(hào)

就上述的在柵極配線的周圍設(shè)置源極配線的構(gòu)造而言，有效面積相對(duì)于芯片面積的比例變小。期望一種半導(dǎo)體裝置，其能夠使有效面積相對(duì)于芯片面積的比例變大，并且抑制層間絕緣膜的劣化。

發(fā)明內(nèi)容

本發(fā)明就是為了解決上述這樣的課題而提出的，其目的在于提供能夠增大有效面積相對(duì)于芯片面積的比例，并且抑制層間絕緣膜的劣化的半導(dǎo)體裝置。

本發(fā)明涉及的半導(dǎo)體裝置的特征在于，具有：襯底；層間絕緣膜，其設(shè)置于該襯底之上；柵極焊盤，其設(shè)置于該層間絕緣膜之上；源極電極，其設(shè)置于該層間絕緣膜之上，在俯視觀察時(shí)與柵極焊盤的一部分相對(duì)；線狀的源極配線，其設(shè)置于該層間絕緣膜之上，在俯視觀察時(shí)與該柵極焊盤的一部分相對(duì)而不與該源極電極相對(duì)，該源極配線與該源極電極連接；以及柵極配線，其設(shè)置于該層間絕緣膜之上，與該柵極焊盤電連接，該襯底具有：第1導(dǎo)電型的漂移層；第2導(dǎo)電型的阱層，其設(shè)置于該漂移層之上；以及高雜質(zhì)濃度區(qū)域，其在該阱層之上，設(shè)置于該柵極配線和該柵極焊盤的正下方，該高雜質(zhì)濃度區(qū)域的第1導(dǎo)電型雜質(zhì)的濃度比該漂移層的第1導(dǎo)電型雜質(zhì)的濃度大，在俯視觀察時(shí)，該源極配線和該柵極配線提供將該源極電極包圍的1個(gè)框。

本發(fā)明的其它特征在以下得以明確。

發(fā)明的效果

根據(jù)本發(fā)明，無需增大源極配線，通過在柵極焊盤等的正下方的襯底表面形成與漂移層相比雜質(zhì)濃度高的高雜質(zhì)濃度區(qū)域，從而能夠增大有效面積相對(duì)于芯片面積的比例，并且抑制柵極焊盤等的正下方的層間絕緣膜的劣化。

附圖說明

圖1是實(shí)施方式1涉及的半導(dǎo)體裝置的俯視圖。

圖2是圖1的I-II線處的剖面圖。